-
公开(公告)号：CN118693143A
公开(公告)日：2024-09-24
申请号：CN202310717029.0
申请日：2023-06-16
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/417 , H01L21/335
Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备氮化物半导体层、源极电极、漏极电极、栅极电极、绝缘膜、以及位于栅极电极与漏极电极之间且与氮化物半导体层接触且与漏极电极电连接的导体层。漏极电极具有与氮化物半导体层接触的第一部分、和与第一部分相比位于导体层侧的第二部分。绝缘膜具有位于导体层与漏极电极之间的一部分。第二部分设置在绝缘膜的一部分上。
-
公开(公告)号：CN118693142A
公开(公告)日：2024-09-24
申请号：CN202310715799.1
申请日：2023-06-16
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/417 , H01L21/335
Abstract: 本发明的实施方式涉及半导体装置以及半导体装置的制造方法。实施方式的半导体装置包含第一～第二半导体层、第一～第三电极、导电部和绝缘部。第二半导体层设于第一半导体层之上。第一电极设于第二半导体层之上。第一电极包含电极部和电极延伸部。电极延伸部从电极部的上端部向与从第一半导体层朝向第二半导体层的第一方向垂直的第二方向延伸。第二电极设于第二半导体层之上，在第二方向上与第一电极分离。导电部与第二半导体层的上表面相接，位于第一电极与第二电极之间且与第一电极接触。绝缘部设于导电部之上，位于导电部与电极延伸部之间。第三电极隔着绝缘膜部位于第二半导体层的上方，且位于第一电极与第二电极之间。
-
公开(公告)号：CN118693141A
公开(公告)日：2024-09-24
申请号：CN202310715794.9
申请日：2023-06-16
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/417
Abstract: 本发明的实施方式涉及半导体装置和半导体模块。实施方式所涉及的半导体装置包括第一～第二半导体层、第一～第三电极、绝缘区域、导电层。第一半导体层包含氮化物半导体。第二半导体层设置于第一半导体层之上，包含氮化物半导体。第一电极设置于第二半导体层之上。第二电极设置于第二半导体层之上，与第一电极排列。第三电极隔着绝缘膜部位于第二半导体层的上方，位于第一电极与第二电极之间。绝缘区域设置于第二半导体层之上，在第一电极与第二电极之间与第一电极相邻。绝缘区域包括第一绝缘部分以及位于第一绝缘部分的上方的第二绝缘部分。导电层设置于第一绝缘部分与第二绝缘部分之间，与第一电极电连接。
-
公开(公告)号：CN118100098A
公开(公告)日：2024-05-28
申请号：CN202410225970.5
申请日：2021-01-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种能应用于多种使用方案的半导体装置。半导体装置具备：半导体封装，半导体封装具有具备第一电极、第二电极和第一控制电极的n型沟道常断晶体管、具有电连接于第二电极的第三电极、第四电极和第二控制电极的常通晶体管、具有电连接于第二控制电极的第一阳极和电连接于第三电极的第一阴极的第一二极管及具有电连接于第一电极的第二阳极和电连接于第二电极的第二阴极的齐纳二极管；第一端子，设于半导体封装，电连接于第一电极；多个第二端子，电连接于第一电极，排列于第一方向上；第三端子，电连接于第四电极；多个第四端子，电连接于第一控制电极，排列于第一方向上；以及多个第五端子，电连接于第二控制电极，排列于第一方向上。
-
公开(公告)号：CN110911483B
公开(公告)日：2023-11-07
申请号：CN201811451853.1
申请日：2018-11-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/40 , H01L29/423
Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极；位于第1电极与第2电极之间的栅极电极；与第1电极连接的第1场板电极；与第1电极电连接、且位于栅极电极与第2电极之间的第2场板电极；位于栅极电极上的第1导电层；和位于第1导电层上的第2导电层。栅极电极与第2场板电极之间的第1距离小于第1导电层与第2场板电极之间的第2距离，且小于等于第2导电层与第2场板电极之间的第3距离。
-
Patent Agency Ranking
公开(公告)号：CN114242712A
公开(公告)日：2022-03-25
申请号：CN202110878854.X
申请日：2021-08-02
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L25/18 , H01L29/778 , H01L29/78
Abstract: 实施方式的半导体装置具备：第一氮化物半导体层，具有第一面和第二面；第一源极电极，设置于第一面；第一漏极电极，设置于第一面；第一栅极电极，设置于第一源极电极与第一漏极电极之间的第一面；第二氮化物半导体层，设置于第二面，具有第三面和第四面，与第一氮化物半导体层相比带隙小，该第三面与第二面对置；以及第一半导体器件，设置于第四面，具有为第四面以下的大小且与第四面对置的第五面，包含与第二氮化物半导体层相比带隙的第一半导体材料。
-
公开(公告)号：CN117747655A
公开(公告)日：2024-03-22
申请号：CN202310175536.6
申请日：2023-02-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/423
Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备氮化物半导体元件、第一二极管以及第二二极管，氮化物半导体元件包括导电性的安装基座、形成于安装基座之上的半导体基板、第一氮化物半导体层、第二氮化物半导体层、第一主电极、第二主电极、第一栅极电极和第二栅极电极，所述第一二极管包括与所述安装基座电连接的第一阳极电极和与所述第一主电极电连接的第一阴极电极，所述第二二极管包括与所述安装基座电连接的第二阳极电极和与所述第二主电极电连接的第二阴极电极。
-
公开(公告)号：CN115810599A
公开(公告)日：2023-03-17
申请号：CN202210077719.X
申请日：2022-01-24
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L23/488 , H01L23/498 , H01L25/18
Abstract: 实施方式提供能够减小寄生电感的半导体装置。在实施方式中，第1型的第1芯片具有：包含第1导电型的氮化物半导体层的第1半导体层、在第1面设置的第1电极焊盘、在第1面设置的第2电极焊盘、在第1面设置的第1栅极焊盘、在第1面设置的第3电极焊盘。与第1型不同的第2型的第2芯片具有：包含第2导电型的沟道的第2半导体层、在第3面的相反侧的第4面设置的第4电极焊盘、在与第1芯片的第1面对置的第3面设置且与第1芯片的第2电极焊盘接合的第5电极焊盘和在第3面设置且与第1芯片的第3电极焊盘接合的第2栅极焊盘。
-
公开(公告)号：CN114172123A
公开(公告)日：2022-03-11
申请号：CN202110029580.7
申请日：2021-01-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种能应用于多种使用方案的半导体装置。半导体装置具备：半导体封装，半导体封装具有具备第一电极、第二电极和第一控制电极的n型沟道常断晶体管、具有电连接于第二电极的第三电极、第四电极和第二控制电极的常通晶体管、具有电连接于第二控制电极的第一阳极和电连接于第三电极的第一阴极的第一二极管及具有电连接于第一电极的第二阳极和电连接于第二电极的第二阴极的齐纳二极管；第一端子，设于半导体封装，电连接于第一电极；多个第二端子，电连接于第一电极，排列于第一方向上；第三端子，电连接于第四电极；多个第四端子，电连接于第一控制电极，排列于第一方向上；以及多个第五端子，电连接于第二控制电极，排列于第一方向上。
-
公开(公告)号：CN112532220A
公开(公告)日：2021-03-19
申请号：CN202010057939.7
申请日：2020-01-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/567 , H01L29/78
Abstract: 实施方式提供具有简易构造的半导体装置。实施方式的半导体装置具备：常关断晶体管，具有第1电极、第2电极、以及第1控制电极；常开启晶体管，具有电连接于第2电极的第3电极、第4电极、以及第2控制电极；第1元件，具有电连接于第1控制电极的第1端部和电连接于第1电极的第2端部，包含第1电容成分；以及第2元件，具有电连接于第1控制电极以及第1端部的第3端部和第4端部，包含第2电容成分，在将常关断晶体管的阈值电压设为Vth，将常关断晶体管的最大栅极额定电压设为Vg＿max，将第4端部的电压设为Vg＿on，将第1电容成分设为Ca、第2电容成分设为Cb时，Vth＜(Cb/(Ca+Cb))Vg＿on＜Vg＿max。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.043 seconds)
