公开(公告)号：CN114546024B

公开(公告)日：2024-07-05

申请号：CN202111001515.X

申请日：2021-08-30

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 繁泽绘里子 ,  小仓晓生

IPC: G05F3/26

Abstract: 半导体集成电路具备：p沟道型的第一晶体管，源极与第一电压节点电连接，栅极与第二电压节点电连接；n沟道型的第二晶体管，源极与第三电压节点电连接，栅极与第二电压节点电连接；耗尽型的n沟道型的第三晶体管，被电连接于第一晶体管的漏极与第二晶体管的漏极之间；p沟道型的第四晶体管，源极与第一电压节点电连接，栅极与第二晶体管的漏极和第三晶体管的源极之间的第一输出节点电连接；n沟道型的第五晶体管，源极与第三电压节点电连接，栅极与第四晶体管的栅极电连接，漏极与第四晶体管的漏极电连接；以及p沟道型的第六晶体管，栅极被供给从第四晶体管的漏极与第五晶体管的漏极之间的第二输出节点输出的电压，源极与第一电压节点电连接。

公开(公告)号：CN115903995A

公开(公告)日：2023-04-04

申请号：CN202210048370.7

申请日：2022-01-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 桥本经 ,  小仓晓生

IPC: G05F3/26

Abstract: 本发明提供一种恒压电路。实施方式的恒压电路具备：第1增益级，输出将输出电压的分压与参照电压之间的差分放大后的第1电压；第1晶体管，一端与输入电压端子连接，另一端与输出电压端子连接，基于施加于栅极的第1电压对输出电压进行控制；第2晶体管，对流动第1增益级的电流进行控制；第1电路，将输出电压的变动量转换为第1电流；以及第2电路，基于与第1电流对应的第2电流对第2晶体管的栅极电压进行控制。在第2晶体管的栅极电压为第1阈值电压以下的情况下，在第1增益级中流动第3电流，在栅极电压大于第1阈值电压的情况下，在第1增益级中流动第4电流。

公开(公告)号：CN114077273A

公开(公告)日：2022-02-22

申请号：CN202110086073.7

申请日：2021-01-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小仓晓生

IPC: G05F1/56

Abstract: 本发明涉及一种恒压电路，能够提高测试的可靠性。恒压电路包括：第1增益级(10)，输出第1电压，该第1电压是将分割输出电压(VOUT)而得到的分电压(VFB)与参照电压(VREF)之间的差分进行放大而得到的；第2增益级(20)，输出将第1电压进行放大而得到的第2电压；第2晶体管(Pp)，一端与输入电压端子(T1)连接，另一端与输出电压端子(T3)连接，根据对栅极施加的第2电压而将输出电压控制为恒定；第1电路，选择第1动作模式(测试模式)或者第2动作模式(通常模式)。在选择第1动作模式的情况下，在第2增益级流动第1电流，在选择第2动作模式的情况下，在第2增益级流动比第1电流大的第2电流。

公开(公告)号：CN110286709B

公开(公告)日：2021-05-28

申请号：CN201810775822.5

申请日：2018-07-16

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小仓晓生

IPC: G05F3/26

Abstract: 本发明提供一种恒压电路。一个实施方式的恒压电路具备：反馈电路，生成与输出电压相关的反馈电压；以及放大器，将上述反馈电压与基准电压之间的电压差放大而生成上述输出电压，上述放大器具有：第1晶体管，流动与上述反馈电压相应的电流；以及第2晶体管，流动与上述基准电压相应的电流，上述第1晶体管具有被施加上述反馈电压的第1栅极，上述第2晶体管具有被施加上述基准电压的第2栅极，上述恒压电路具备导电体，该导电体与上述第1栅极以及上述第2栅极中的至少一方对置配置，且被设定为规定的电位。

公开(公告)号：CN110286709A

公开(公告)日：2019-09-27

申请号：CN201810775822.5

申请日：2018-07-16

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小仓晓生

IPC: G05F3/26

Abstract: 本发明提供一种恒压电路。一个实施方式的恒压电路具备：反馈电路，生成与输出电压相关的反馈电压；以及放大器，将上述反馈电压与基准电压之间的电压差放大而生成上述输出电压，上述放大器具有：第1晶体管，流动与上述反馈电压相应的电流；以及第2晶体管，流动与上述基准电压相应的电流，上述第1晶体管具有被施加上述反馈电压的第1栅极，上述第2晶体管具有被施加上述基准电压的第2栅极，上述恒压电路具备导电体，该导电体与上述第1栅极以及上述第2栅极中的至少一方对置配置，且被设定为规定的电位。