总线信号控制电路和具有该电路的信号处理电路

    公开(公告)号:CN101587460B

    公开(公告)日:2011-11-23

    申请号:CN200910203615.3

    申请日:2009-05-19

    CPC classification number: G06F11/0793 G06F11/0745

    Abstract: 一种存储器控制单元(21),根据来自主设备的指令控制向所述从设备写入和从中读取数据。总线诊断线(4)在不经过所述地址总线和控制信号线的情况下直接从总线信号控制电路(2)连接到从设备(3)的总线信号接收端(31)。总线信号异常处理单元(23)将从总线信号控制电路(2)向地址总线和控制信号线输出的输出总线信号与通过总线诊断线反馈的反馈总线信号相比较以便确定差异的存在/不存在。当在总线信号异常处理单元(23)中确定存在差异时,存储器控制单元(21)延长正执行的操作的总线周期。

    变电站仪器控制系统
    12.
    发明授权

    公开(公告)号:CN102315688B

    公开(公告)日:2015-04-01

    申请号:CN201110181492.5

    申请日:2011-06-23

    CPC classification number: H04Q9/00 H04Q2209/845

    Abstract: 本发明公开一种变电站仪器控制系统。变电站仪器控制系统包括:多个互感器,所述多个互感器生成表示变电站仪器主体的电特性的多个波形信号。合并单元通信地耦合到所述多个互感器,并且包括信号处理单元和控制单元。信号处理单元从所述多个互感器接收多个波形信号,并且将所述多个波形信号转换为数字信号。控制单元使用设定数据控制信号处理单元的操作。智能电子装置通信地耦合到合并单元,并且从合并单元接收数字信号。

    冗余监管控制系统及其冗余切换方法

    公开(公告)号:CN100524124C

    公开(公告)日:2009-08-05

    申请号:CN200610172508.5

    申请日:2006-12-26

    CPC classification number: G05B9/02

    Abstract: 本发明的目的是提供一种冗余监管控制系统及其冗余切换方法。在冗余监管控制系统中,即使在多个位置处出现故障时,远端I/O设备也不太可能是不可访问的。因此增强了系统的可靠性。冗余监管控制系统包括在一对控制器的每个控制器中的多个第一环路接口单元;第二环路接口单元;以及通信电缆,每根电缆将多个第一环路接口单元和多个第二环路接口单元连接成圆环。冗余监管控制系统通过将控制器和远端I/O单元互相连接成多个环路网络而被配置。在通过使用在网络中接收的数据而检测环路网络中的异常的情况下,自动选择可执行正常接收的第一和第二环路接口单元。

    冗余监管控制系统及其冗余切换方法

    公开(公告)号:CN1991650A

    公开(公告)日:2007-07-04

    申请号:CN200610172508.5

    申请日:2006-12-26

    CPC classification number: G05B9/02

    Abstract: 本发明的目的是提供一种冗余监管控制系统及其冗余切换方法。在冗余监管控制系统中,即使在多个位置处出现故障时,远端I/O设备也不太可能是不可访问的。因此增强了系统的可靠性。冗余监管控制系统包括在一对控制器的每个控制器中的多个第一环路接口单元;第二环路接口单元;以及通信电缆,每根电缆将多个第一环路接口单元和多个第二环路接口单元连接成圆环。冗余监管控制系统通过将控制器和远端I/O单元互相连接成多个环路网络而被配置。在通过使用在网络中接收的数据而检测环路网络中的异常的情况下,自动选择可执行正常接收的第一和第二环路接口单元。

    时钟诊断电路
    15.
    发明授权

    公开(公告)号:CN103208979B

    公开(公告)日:2015-09-16

    申请号:CN201210365714.3

    申请日:2012-09-27

    CPC classification number: H03K5/19 G06F1/04

    Abstract: 一种时钟诊断电路,具备:延迟电路,使时钟延迟时钟脉冲宽度以下的规定时间;整数倍延迟电路,使从延迟电路输出的延迟时钟延迟规定的周期数倍;第一“异”电路,利用延迟时钟将时钟编码;第二“异”电路,利用整数倍延迟电路的输出将第一“异”电路的输出解码;以及比较电路,比较时钟和第二“异”电路的输出,检测时钟的异常。

    工业控制器
    17.
    发明授权

    公开(公告)号:CN101303599B

    公开(公告)日:2010-12-15

    申请号:CN200810096722.6

    申请日:2008-05-09

    CPC classification number: H04L9/008 G06F11/085

    Abstract: 第一算术运算器(11)包括用于将由来自中央控制器(31)的命令发送的数值数据编码为模算术码的第一模算术编码编码器(11b),第一算术运算处理器(11a)使用模算术编码的数值数据作为输入操作数,用于基于来自中央控制器(13)的指令执行算术运算,以提供模算术码形式的输出,和用于确定在自第一算术运算处理器输出的数值数据中有无比特错误,如果检测有,纠正比特错误以输出解码的数值数据的第一模算术码解码器(11c)。

    PCI.Express通信系统及其通信方法

    公开(公告)号:CN101876963A

    公开(公告)日:2010-11-03

    申请号:CN201010158624.8

    申请日:2010-03-31

    CPC classification number: G06F13/4282

    Abstract: 本发明提供PCI.Express通信系统及其通信方法,该方法由以下步骤构成:在TLP摘要中,事务层的电路检测错误,对于发送数据设定错误信息,接收到根联合体(1)发送的存储器读取请求的终端(3a)在对应于被请求的TLP的第1数据的发送中检测出错误的情况下,将错误信息设置到TLP摘要中而返回带数据的完结信号的步骤;根联合体(1)将基于错误信息的存储器读取请求发送给终端的步骤;终端返回被请求的第2数据的步骤;以及根联合体在保持的第1数据的错误位置上覆盖第2数据而完成该应答的步骤。

    总线信号控制电路和具有该电路的信号处理电路

    公开(公告)号:CN101587460A

    公开(公告)日:2009-11-25

    申请号:CN200910203615.3

    申请日:2009-05-19

    CPC classification number: G06F11/0793 G06F11/0745

    Abstract: 一种存储器控制单元(21),根据来自主设备的指令控制向所述从设备写入和从中读取数据。总线诊断线(4)在不经过所述地址总线和控制信号线的情况下直接从总线信号控制电路(2)连接到从设备(3)的总线信号接收端(31)。总线信号异常处理单元(23)将从总线信号控制电路(2)向地址总线和控制信号线输出的输出总线信号与通过总线诊断线反馈的反馈总线信号相比较以便确定差异的存在/不存在。当在总线信号异常处理单元(23)中确定存在差异时,存储器控制单元(21)延长正执行的操作的总线周期。

Patent Agency Ranking