公开(公告)号：CN103366211A

公开(公告)日：2013-10-23

申请号：CN201310205495.7

申请日：2008-09-09

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06K19/07 ,  G06F3/06

CPC classification number: G06F1/266 ,  G06K19/07

Abstract: 一种可连接到主机装置200的具有NAND型闪速存储器的存储器卡100，能够在第一电压（3.3V）或第二电压（1.8V）下向/从主机装置200发送/接收信号，并能够安全地改变发送/接收信号的信号电压，该存储器卡在信号电压被切换时通过与主机装置200的握手处理来互相检查信号电压。

公开(公告)号：CN101689246B

公开(公告)日：2012-05-09

申请号：CN200880021066.1

申请日：2008-06-19

Applicant: 株式会社东芝

Inventor： 藤本曜久 ,  坂本广幸

IPC: G06K17/00 ,  G06F3/08 ,  G06F12/06

CPC classification number: G06F12/0246 ,  G06F9/4401

Abstract: 本发明涉及存储器装置、电子装置以及主机设备。一种存储器装置(11)包括半导体存储器(11c)和控制器(11a)。半导体存储器(11c)包括第一存储区域(11c1)和第二存储区域(11c2)。控制器(11a)控制半导体存储器(11c)。存储器装置(11)能够具有可访问第一存储区域(11c1)的第一状态和可从第二存储区域(11c2)读取数据的第二状态。控制器(11a)被配置为识别第一命令、第二命令和第三命令。第一命令在存储器装置开启之后将存储器装置(11)转换为第一状态。第二命令将存储器装置(11)从第一状态转换为第二状态。第三命令在存储器装置开启之后将存储器装置(11)转换为第二状态而不经过第一状态。

公开(公告)号：CN102436430A

公开(公告)日：2012-05-02

申请号：CN201110066314.8

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06F13/28

CPC classification number: H04L1/188 ,  G06F11/1004 ,  H04L1/189 ,  H04L2001/125

Abstract: 本发明提供了一种存储设备、主机控制器和存储系统。根据一个实施例，主机控制器具有命令生成器和检测器。所述命令生成器生成在自变量中具有重传标志的命令，并且向存储设备传送所生成的命令。如果在限定时间内无法识别来自所述存储设备的响应，则所述检测器检测到超时。当传送初始命令时，所述主机控制器对所述重传标志进行清零并且传送所述命令。如果所述检测器检测到超时，则所述主机控制器设置所述重传标志，并且向所述设备重传与所述初始命令相同的命令。如果接收到与所述初始命令或重传的命令相对应的正常响应，则所述主机控制器识别出所述命令被正确地执行。

公开(公告)号：CN101978360B

公开(公告)日：2013-07-03

申请号：CN200880128158.X

申请日：2008-09-09

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06F12/16 ,  G06K17/00 ,  G06K19/07

CPC classification number: G06F1/266 ,  G06K19/07

Abstract: 一种可连接到主机装置200的具有NAND型闪速存储器的存储器卡100，能够在第一电压(3.3V)或第二电压(1.8V)下向/从主机装置200发送/接收信号，并能够安全地改变发送/接收信号的信号电压，该存储器卡在信号电压被切换时通过与主机装置200的握手处理来互相检查信号电压。

公开(公告)号：CN102640075A

公开(公告)日：2012-08-15

申请号：CN201080053410.2

申请日：2010-12-17

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06F1/24

CPC classification number: G06F9/4405 ,  G06F1/26 ,  G06F1/266 ,  G06F1/3287 ,  G06F13/00 ,  Y02D10/171

Abstract: 根据本公开的一个实施例，公开了一种半导体系统。根据一个实施例的半导体系统可以包括例如主机设备和多个电子装置。所述主机设备可对所述多个电子装置以组为单位同时进行初始化。

公开(公告)号：CN102483723A

公开(公告)日：2012-05-30

申请号：CN201080039726.6

申请日：2010-09-24

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06F13/14 ,  G06F3/06 ,  G06F3/08 ,  G06K17/00 ,  G06K19/07

CPC classification number: G06F12/0661 ,  G06F13/4291 ,  G06F2213/0052

Abstract: 本发明提供半导体装置及主机设备。半导体装置(3)具备第1器件(4-1)及第2器件(4-2)，它们分别具备：解析接收的分组的指令，确定由分组指定的处理的解码器(7)；根据分组内的信息产生固有的器件编号的产生电路(8)；保持产生的固有的器件编号的寄存器(9)；和更新并输出分组内的信息的更新电路(10)。第2器件(4-2)接收第1器件(4-1)中更新了信息的分组，并且第2器件(4-2)的产生电路(8-1)产生不同于第1器件(4-1)的器件编号。

公开(公告)号：CN102246151A

公开(公告)日：2011-11-16

申请号：CN200980149510.2

申请日：2009-12-11

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06F12/00 ,  G06K19/07

CPC classification number: G06F12/0246 ,  G06F2212/7202

Abstract: 本发明涉及存储器装置及其控制装置。一种存储器装置，包括：具有存储区的存储器；以及具有第一模式和第二模式的控制器。一旦接收到写数据，所述控制器将数据写入在所述存储区中同时管理写数据的逻辑地址与存储对应写数据的存储区之间的对应关系。多个存储区构成管理单元。处于所述第一模式的控制器能够在各存储区中写入数据段，并被配置为维持包含有待更新的数据的一个管理单元中的存储区中的数据。处于所述第二模式的控制器以各数据段的逻辑地址的升序次序在各存储区中写入数据段，并使得包含已更新数据的一个管理单元中的存储区中的数据无效。

公开(公告)号：CN101978360A

公开(公告)日：2011-02-16

申请号：CN200880128158.X

申请日：2008-09-09

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06F12/16 ,  G06K17/00 ,  G06K19/07

CPC classification number: G06F1/266 ,  G06K19/07

Abstract: 一种可连接到主机装置200的具有NAND型闪速存储器的存储器卡100，能够在第一电压(3.3V)或第二电压(1.8V)下向/从主机装置200发送/接收信号，并能够安全地改变发送/接收信号的信号电压，该存储器卡在信号电压被切换时通过与主机装置200的握手处理来互相检查信号电压。

公开(公告)号：CN100468307C

公开(公告)日：2009-03-11

申请号：CN200510084573.8

申请日：2005-07-27

Applicant: 株式会社东芝

Inventor： 伊藤隆文 ,  坂本广幸 ,  藤本曜久 ,  视见通仁

IPC: G06F3/06 ,  G06F12/00 ,  G11C16/16

CPC classification number: G11C5/04

Abstract: 一种搭载在存储卡中的卡用控制器，包含，接受来自处理装置的第1指令的第1接口；向可以删除数据的非易失性存储器芯片，输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口；和由上述第2接口输出用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令的控制电路。

公开(公告)号：CN1918580A

公开(公告)日：2007-02-21

申请号：CN200580004632.4

申请日：2005-12-26

Applicant: 株式会社东芝

Inventor： 藤本曜久

IPC: G06K17/00 ,  G06F3/08 ,  B42D15/10 ,  G06K19/07

Abstract: 其中插入有具有非易失性半导体存储器的卡的主机设备向所述卡发出检查命令。所述检查命令指示发送有关所述卡是否支持终止处理的信息，在所述终止处理中，所述卡变换至准备好停止从主机设备供电的状态。