公开(公告)号：CN1897464A

公开(公告)日：2007-01-17

申请号：CN200610101717.0

申请日：2006-07-07

Applicant: 株式会社东芝

Inventor： 崔明秀 ,  上野武司 ,  山路隆文 ,  板仓哲朗

IPC: H03L7/18

CPC classification number: H03L7/23 ,  H03L7/18

Abstract: 一种时钟发生器，具有锁相环以接收来自共享的参考信号源的参考信号并分别生成频率不同的时钟信号，所述时钟发生器包括响应于在所述参考信号的相位和反馈信号的相位之间的相位差生成电压信号的相位比较器，由来自所述相位比较器的电压信号控制的VCO；以及在所述VCO的输出和反馈信号的输入之间的反馈回路中级联的分频器组，并且所述时钟发生器从所述分频器组的每一个输出取出时钟信号。

公开(公告)号：CN1551490A

公开(公告)日：2004-12-01

申请号：CN200410063141.4

申请日：2004-02-27

Applicant: 株式会社东芝

Inventor： 板仓哲朗 ,  山路隆文

IPC: H03F3/45

CPC classification number: H03F3/45475 ,  G11C27/024 ,  G11C27/026 ,  H03F3/45632 ,  H03F3/45928 ,  H03F3/45977 ,  H03F2203/45101 ,  H03F2203/45138 ,  H03F2203/45428 ,  H03F2203/45574 ,  H03H11/1243 ,  H03H11/32

Abstract: 本发明的目的是提供一种运算放大电路以及使用运算放大电路的采样保持电路和滤波电路，能充分抑制同相信号，使在差动信号的各路径中的内部节点数为一个来改善频率特性。所述运算放大电路由下述部件构成：输入第一、第二输入信号的第一、第二反转放大电路(A1、A2)，输入模拟同相输出信号和第一反转放大电路的输出信号并输出第一、第二输出信号的第三反转放大电路(A3)，输入模拟同相输出信号和第二反转放大电路的输出信号并输出第三、第四输出信号的第四反转放大电路(A4)，和输入模拟同相输出信号并反馈给第一、第二反转放大电路的输出的第一以及第二非反转放大电路(A5、A6)。

公开(公告)号：CN1267130A

公开(公告)日：2000-09-20

申请号：CN00106882.2

申请日：2000-03-09

Applicant: 株式会社东芝

Inventor： 渡边理 ,  山路隆文 ,  谷本洋 ,  大高章二

IPC: H03D7/00

CPC classification number: H03D7/1433 ,  H03D7/1425 ,  H03D7/1441

Abstract: 一种变频器包括:乘法电路(1)、负载电路(2)和输出缓冲电路(3)。该乘法电路设计为将一个RF信号与一个LO信号相乘并输出带有两个信号频率之间差的频率的一个差频信号。该负载电路设计为将乘法电路的输出端连接到电源(Vcc)。该输出缓冲电路设计为具有连接到乘法电路的输出端的一个输入端,和用于对下一级输出信号的一个输出端。用于消除不需要信号频率成分的一个陷波电路(4)被合并在负载电路中。该陷波电路具有急剧减少的阻抗,以便在不需要信号频率处提供波谷点的阻抗特性。