半导体存储器
    11.
    发明授权

    公开(公告)号:CN1324712C

    公开(公告)日:2007-07-04

    申请号:CN200410034250.3

    申请日:2004-04-05

    CPC classification number: H01L27/11 H01L27/1104 Y10S257/903

    Abstract: 6晶体管型SRAM存储单元一直多采用横型存储单元布局,但因是横长形,例如当使位线为第2或第3层布线时,前者在横向延伸的字线与VSS电源在同一层中靠近地并排延伸,从而字线寄生电容增大和布线微粒引起的成品率降低;后者的位线被VSS电源与VDD电源夹着并排延伸,从而位线寄生电容增大。本发明分别用第2、第3、第4层布线配置正/负位线、字线、VSS电源布线,并将VDD电源布线配置在正/负位线之间。另外,分别用第2、第3、第4层布线配置字线、正/负位线、VSS电源布线,并将VDD电源布线配置在正/负位线之间。另外,分别用第2、第3、第4、第5层布线配置VDD电源布线、正/负位线、字线、VSS电源布线。另外,分别用第2、第3、第4、第5层布线配置正/负位线、VDD电源布线、字线、VSS电源布线。

    只读存储器
    12.
    发明授权

    公开(公告)号:CN1228854C

    公开(公告)日:2005-11-23

    申请号:CN02126261.6

    申请日:2002-07-17

    Inventor: 里见胜治

    CPC classification number: G11C17/12

    Abstract: 一种只读存储器,在位线上,与读出的数据“0”对应,连接NchMOS晶体管。定电流输出电路以与NchMOS晶体管同样的负载晶体管的断开漏电流为基准电流,构成与各位线上连接的NchMOS晶体管的数量对应的磁镜比的电流镜电路。定电流输出电路的PchMOS晶体管与位线相连,提供与NchMOS晶体管的断开漏电流对应的电流。由此,不会导致访问时间的增大,准确地防止晶体管等的断开漏电流导致的错误动作。

    半导体存储器
    16.
    发明公开

    公开(公告)号:CN1536674A

    公开(公告)日:2004-10-13

    申请号:CN200410034250.3

    申请日:2004-04-05

    CPC classification number: H01L27/11 H01L27/1104 Y10S257/903

    Abstract: 6晶体管型SRAM存储单元一直多采用横型存储单元布局,但因是横长形,例如当使位线为第2或第3层布线时,前者在横向延伸的字线与VSS电源在同一层中靠近地并排延伸,从而字线寄生电容增大和布线微粒引起的成品率降低;后者的位线被VSS电源与VDD电源夹着并排延伸,从而位线寄生电容增大。本发明分别用第2、第3、第4层布线配置正/负位线、字线、VSS电源布线,并将VDD电源布线配置在正/负位线之间。另外,分别用第2、第3、第4层布线配置字线、正/负位线、VSS电源布线,并将VDD电源布线配置在正/负位线之间。另外,分别用第2、第3、第4、第5层布线配置VDD电源布线、正/负位线、字线、VSS电源布线。另外,分别用第2、第3、第4、第5层布线配置正/负位线、VDD电源布线、字线、VSS电源布线。

    只读存储器
    18.
    发明公开

    公开(公告)号:CN1398003A

    公开(公告)日:2003-02-19

    申请号:CN02126261.6

    申请日:2002-07-17

    Inventor: 里见胜治

    CPC classification number: G11C17/12

    Abstract: 一种只读存储器,在位线上,与读出的数据“0”对应,连接NchMOS晶体管。定电流输出电路以与NchMOS晶体管同样的负载晶体管的断开漏电流为基准电流,构成与各位线上连接的NchMOS晶体管的数量对应的磁镜比的电流镜电路。定电流输出电路的PchMOS晶体管与位线相连,提供与NchMOS晶体管的断开漏电流对应的电流。由此,不会导致访问时间的增大,准确地防止晶体管等的断开漏电流导致的错误动作。

Patent Agency Ranking