-
公开(公告)号：CN1232348A
公开(公告)日：1999-10-20
申请号：CN99105521.7
申请日：1999-02-12
Applicant: 松下电器产业株式会社
CPC classification number: H04N5/44508 , H04N5/4401 , H04N5/44504 , H04N19/423 , H04N19/61 , H04N21/4435
Abstract: 在要求确保OSD数据的存储区域时,数据削减控制部64废弃处于所述显示画面上的规定部位的宏数据块,OSD数据存取部63把OSD数据写入到应写入帧存储装置中被废弃的宏数据块的区域内。这样,只有在要求确保OSD数据的存储区域的情况下,才把对应于帧存储装置内的所述显示画面中的规定部位的区域分配给OSD数据存储区,所以不会伴随图象质量的劣化。
-
公开(公告)号：CN1227953A
公开(公告)日：1999-09-08
申请号：CN99101872.9
申请日：1999-02-04
Applicant: 松下电器产业株式会社
IPC: G11C11/406
CPC classification number: G06F13/1647 , G11C7/1072 , G11C7/22
Abstract: 本发明揭示一种存储器控制装置和存储器控制方法以及存储程序的媒体传送对象单元(11)输出与数据读写有关的命令。地址生成单元(12)根据命令生成控制信号，同时输出读取的最初传送字节数。命令生成单元(13)根据控制信号生成控制命令后控制同步存储器(15)。命令生成单元(13)判断传送字节数后进行控制，使得根据数据传送效率高的命令执行。数据处理单元(14)根据控制命令在传送对象单元(11)与同步存储器(15)之间担任数据传送中介。
-
公开(公告)号：CN101027910A
公开(公告)日：2007-08-29
申请号：CN200580031958.6
申请日：2005-09-05
Applicant: 松下电器产业株式会社
Inventor： 西田英志
IPC: H04N7/32
CPC classification number: H04N19/58 , H04N19/127 , H04N19/137 , H04N19/157 , H04N19/172 , H04N19/51 , H04N19/57 , H04N19/61
Abstract: 对多个运动图像进行压缩编码的图像编码装置(100)包括：个数取得部(110)，对应任意个数的运动图像输入，取得编码对象的运动图像的个数；运动图像取得部(120)，取得编码对象的一个或多个运动图像；处理方式确定部(130)，根据个数取得部(110)取得的个数，确定对编码处理的运算量上产生影响的编码处理的处理方式、例如与参照图像帧数上限、运动矢量搜索范围等有关的处理方式，以使运算量随着个数增多而减少；编码部(140)，将通过运动图像取得部(120)取得的运动图像作为对象进行编码处理，如果取得的运动图像为多个则将各运动图像作为对象以时分方式进行编码处理，编码部(140)以处理方式确定部(130)确定的处理方式进行编码处理。
-
公开(公告)号：CN1327340C
公开(公告)日：2007-07-18
申请号：CN200410081755.5
申请日：2004-12-30
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/3853 , G06F9/30145 , G06F9/30156 , G06F9/3016 , G06F9/3822 , G06F9/3885
Abstract: 一种具有指令集的VLIW处理器，其尺寸减小以便需要较小的位数来指定寄存器。该VLIW处理器(10)包括寄存器文件(12)，第一至第三运算单元(14a-14c)等，并且执行特长指令字。该特长指令字包括寄存器指定字段，其指定寄存器文件(12)中最小的一个寄存器和多个指令。每个指令的操作数具有src1 src2和dst位，指示由寄存器指定字段指定的寄存器是否将被用作源寄存器和目的寄存器。
-
公开(公告)号：CN1286005C
公开(公告)日：2006-11-22
申请号：CN02157029.9
申请日：2002-12-19
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/30014 , G06F7/57
Abstract: 微处理器，包括计算单元，该计算单元(i)包括均能够进行局部数据计算的局部计算单元，和(ii)能够进行N位或少于N位的数据计算，其中N为局部数据计算单元进行数据计算的总位数。当使计算单元根据一条从一个存储器中取得的指令进行数据计算时，该微处理器根据一个以进行数据计算的位数形式选择的位宽模式，来控制局部计算单元，以便(i)使所有的局部计算单元投入运行，或(ii)暂停一个预定数量的局部计算单元的运行，而使其余的局部计算单元投入运行。
-
Patent Agency Ranking
公开(公告)号：CN1862521A
公开(公告)日：2006-11-15
申请号：CN200510092463.6
申请日：2003-06-03
Applicant: 松下电器产业株式会社
IPC: G06F15/80
CPC classification number: G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30145 , G06F9/30167 , G06F9/3885 , G06F9/3887 , G06F15/8015
Abstract: 提供一种执行对作为SIMD运算对象的操作数位置的约束少、弹性高的SIMD运算的处理器。具备解码部(20)和运算部(40)等，若解码部(20)译码命令[vxaddh Rc，Ra，Rb]，则算术逻辑、比较运算器(41)等(i)将寄存器Ra的上位16位与寄存器Rb的下位16位相加，将结果存储在寄存器Rc的上位16位中，同时，(ii)将寄存器Ra的下位16位与寄存器Rb的上位16位相加，将结果存储在寄存器Rc的下位16位中。
-
公开(公告)号：CN1585490A
公开(公告)日：2005-02-23
申请号：CN200410064142.0
申请日：2004-08-19
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/86 , H04N19/42 , H04N19/436 , H04N19/44 , H04N19/523 , H04N19/61
Abstract: 信号处理装置包括指令并行处理器(100)、第1数据并行处理器(101)、第2数据并行处理器(102)、及专用硬件——运动检测单元(103)、去块效应滤波处理单元(104)以及可变长度编码/解码处理单元(105)。通过该结构，能够提供一种信号处理装置、及使用它的电子设备，在处理量多的图像压缩解压算法的信号处理中用软件和硬件来分散负担，实现很高的处理能力和灵活性。
-
公开(公告)号：CN1183778C
公开(公告)日：2005-01-05
申请号：CN99105521.7
申请日：1999-02-12
Applicant: 松下电器产业株式会社
CPC classification number: H04N5/44508 , H04N5/4401 , H04N5/44504 , H04N19/423 , H04N19/61 , H04N21/4435
Abstract: 在要求确保OSD数据的存储区域时，数据削减控制部64废弃处于所述显示画面上的规定部位的宏数据块，OSD数据存取音63把OSD数据写入到应写入帧存储装置中被废弃的宏数据块的区域内。这样，只有在要求确保OSD数据的存储区域的情况下，才把对应于帧存储装置内的所述显示画面中的规定部位的区域分配给OSD数据存储区，所以不会伴随图象质量的劣化。
-
公开(公告)号：CN1383529A
公开(公告)日：2002-12-04
申请号：CN01801735.5
申请日：2001-04-23
Applicant: 松下电器产业株式会社
Abstract: 本发明是用以执行滤波处理的像素运算装置,设有16个像素处理部分1～16及用以供给16个像素数据与滤波器系数的输入缓冲器群22;各像素处理部分,在用输入缓冲器群22供给的像素数据与滤波器系数进行运算后,从邻接的像素处理部分取得像素数据,用所取得的像素数据运算并将运算结果累积。通过重复进行这样的取得与累积操作,进行按重复次数而定的抽头数的滤波处理。
-
公开(公告)号：CN103098118A
公开(公告)日：2013-05-08
申请号：CN201280002862.7
申请日：2012-05-21
Applicant: 松下电器产业株式会社
Inventor： 西田英志
IPC: G09G5/14 , G06T3/00 , G06T3/40 , G09G5/00 , G09G5/36 , G09G5/377 , G09G5/38 , G09G5/393 , G09G5/395 , H04N21/472
CPC classification number: H04N7/0117 , G06T3/4092 , G09G5/026 , G09G5/14 , G09G5/373 , G09G5/391 , G09G5/393 , G09G5/395 , G09G2340/0442 , G09G2340/10 , G09G2354/00 , H04N5/44504 , H04N21/42653 , H04N21/4314 , H04N21/440263
Abstract: 本发明的目的在于，降低多窗口显示所需要的存储器带宽，针对使显示影像的尺寸随时间经过一起变化的描绘脚本，提高描绘响应性能。本发明的描绘装置具有：脚本处理器（101），对描绘脚本进行解读，并按照每个帧期间计算各个图片的缩小率；多个解码器（107），对编码影像数据进行解码；第1缩放器（103），按照脚本处理器（101）计算出的缩小率缩小图片；存储器（106），存储缩小后的各个图片；第2缩放器（113），读出在存储器中存储的缩小后的各个图片，并变换为在当前帧期间中脚本处理器计算出的缩小率；合成部（115），将由第2缩放器变换了缩小率后的各个图片合成。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.037 seconds)
