逐次逼近型AD变换器用时钟生成电路

    公开(公告)号:CN102823140A

    公开(公告)日:2012-12-12

    申请号:CN201080065794.X

    申请日:2010-10-13

    CPC classification number: H03M1/0624 H03M1/462

    Abstract: 时钟生成部(11)在时钟(RCK)向第1电压电平转变时,使时钟(SCK)向第2电压电平转变,在时钟(ICK)的从第1电压电平向第2电压电平的转变发生n次时,使时钟(SCK)向第1电压电平转变。时钟生成部(12)在时钟(SCK)向第2电压电平转变时,使时钟(ICK)向第1电压电平转变,在比较信号(QP、QN)向相互不同的电压电平转变时,使时钟(ICK)向第2电压电平转变,在比较信号(QP、QN)向相互相同的电压电平转变时起经过了可变延迟时间后,使时钟(ICK)向第1电压电平转变。延迟控制部(13)对时钟生成部(12)的可变延迟时间进行控制,以使得时钟(SCK)的第1电压电平期间相对于时钟(RCK)的周期的比例接近预先确定的比例。

    耦合式环形振荡器及其初始化方法

    公开(公告)号:CN102084591A

    公开(公告)日:2011-06-01

    申请号:CN200980126229.7

    申请日:2009-03-05

    CPC classification number: H03K3/0315 H03K2005/00052

    Abstract: 一种耦合式环形振荡器,其具备:q个环形振荡器(10),各环形振荡器(10)分别由p个反相电路(11)连接为环状而成;和相位耦合环(20),其通过将p×q个相位耦合电路(21)连接为环状而成,该相位耦合电路,将q个环形振荡器的任意一个中的p个反相电路的任意一个的输出,与q个环形振荡器的另一个中的p个反相电路的任意一个的输出,以规定的相位关系耦合,关于所述耦合式环形振荡器,将q个环形振荡器的每一个中的p个反相电路的任意一个作为组,至少对于一个组,将属于该组的q个反相电路的输出固定为同相(步骤1),并在此状态下使q个环形振荡器振荡(步骤2),之后解除这些反相电路的输出的同相固定状态。

    基准电压产生电路
    15.
    发明公开

    公开(公告)号:CN1926491A

    公开(公告)日:2007-03-07

    申请号:CN200580006448.3

    申请日:2005-02-14

    Abstract: 本发明提供一种基准电压产生电路,带隙基准电路(BRG电路)(1)由电流密度不同的二极管元件(D1、D2),3个电阻元件(R1、R2、R3),向基准电压输出端子(O)提供电流的P型第1晶体管(Tr1),通过电流镜结构确定在上述第1晶体管(Tr1)中流过的漏极电流的P型第2晶体管(Tr2)和反馈型控制电路(11)构成。上述BGR电路(1)连接到下拉电路(2)上。该下拉电路(2)具有串联连接的电阻元件(R4)和P型晶体管(Tr4)。上述电阻元件(R4)连接到第2P型晶体管(Tr2)的漏极端子上;P型晶体管(Tr4)的栅极端子连接到基准电压输出端子(O)上,漏极端子接地。因此,能够减少从异常稳定点移动到正常稳定点的启动电路中的消耗电流和元件数。

    半导体集成电路
    17.
    发明公开

    公开(公告)号:CN1698268A

    公开(公告)日:2005-11-16

    申请号:CN200480000034.5

    申请日:2004-02-19

    CPC classification number: G05F1/565 H03K19/00384

    Abstract: 一种半导体集成电路,主电路(2)由源极和基板电位分离的MOS晶体管构成。基板电位控制电路(1),控制主电路(2)的MOS晶体管的基板电位,以便使构成主电路(2)的MOS晶体管的实际饱和电流值,成为在主电路(2)的动作电源电压(Vdd)之下的目标饱和电流值(Ids)。所以,即使半导体集成电路的动作电源电压成为低电压化,也能抑制动作速度的离差。

Patent Agency Ranking