公开(公告)号：CN1430262A

公开(公告)日：2003-07-16

申请号：CN02158807.4

申请日：2002-12-25

Applicant: 松下电器产业株式会社

Inventor： 上田哲也 ,  滨中雅司 ,  原田刚史 ,  吉田英朗

IPC: H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/7684 ,  H01L21/02074 ,  H01L21/31053 ,  H01L21/3212

Abstract: 本发明为一种布线结构的形成方法，在形成在基板(100)上的FSG膜(109)及ARL膜(110)上形成多个布线用沟槽(111)，然后在ARL膜(110)上依次堆积能够将各布线用沟槽111完全掩埋的屏障金属膜(氮化钽膜(112))及布线用导电膜(铜膜(113)及(114))。其后，在通过研磨去除了各布线用沟槽(111)外侧的铜膜(113、114)之后，再研磨去除各布线用沟槽(111)外侧的氮化钽膜(112)。然后，在去除了研磨时基板(100)上粘附的异物之后，对ARL膜(110)的表面进行研磨。通过本发明的布线结构形成方法可防止被埋入在绝缘膜以及在其上面的ARL膜中的相邻布线之间的短路。