-
公开(公告)号：CN101548326A
公开(公告)日：2009-09-30
申请号：CN200880000903.2
申请日：2008-07-08
Applicant: 松下电器产业株式会社
CPC classification number: G11B20/1403 , G11B20/10009 , G11B20/10046 , G11B20/10222 , G11B20/10425 , G11B2220/2562
Abstract: 本发明提供一种同步型再现信号处理装置，在反复检测再现数据与时钟的相位误差并根据其相位误差生成与再现信号同步的时钟时，滤波处理部(34)对来自相位误差计算部(33)的当前时刻之前的相位误差序列进行使用例如由多个抽头的FIR滤波器进行加权运算的滤波处理，对减轻了混入该相位误差序列中的噪声的影响的基准值进行反馈修正来进行生成。交叉检测部(32)检测被采样的再现数据交叉由上述滤波处理部(34)生成的基准值时的定时。因此，能够不限制其被反馈的基准值的动态范围而有效地利用，并可同时实现抗噪性的强化。
-
公开(公告)号：CN1257613C
公开(公告)日：2006-05-24
申请号：CN03107706.4
申请日：2003-04-02
Applicant: 松下电器产业株式会社
Inventor： 冈本好史
IPC: H03M1/66
CPC classification number: H03M7/3002 , G11B20/10037 , H03L7/087 , H03L7/093 , H03M1/68 , H03M3/50
Abstract: 一种信号处理装置和D/A转换器，比特调制部(15)将从数字部输出的m比特的数字控制信号(DT11)变换成n比特(n＜m)的时序平均精度实质上为m比特的中间数字信号(DT21)。D/A转换部(16)将中间数字信号(DT21)变换成相当于m比特范围的中间模拟信号(DT22)。然后，中间模拟信号(DT22)通过模拟滤波器(17)进行平滑，作为原来的m比特精度的模拟控制信号(DT12)来输出。由此，可降低内部处理的比特宽度而不降低D/A转换器(13)的分辨率，并削减电路面积。在模拟-数字混合环路的D/A转换器中，不降低分辨率地照样维持高分辨率，并用更小的电路面积来实现。
-
公开(公告)号：CN1259211A
公开(公告)日：2000-07-05
申请号：CN98805855.3
申请日：1998-06-05
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: G06F7/76
Abstract: 本发明公开一种运算装置,具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105该运算装置用于图象处理系统,适合于高速地进行代码的多路化处理或分离处理。
-
公开(公告)号：CN102273082A
公开(公告)日：2011-12-07
申请号：CN201080003968.X
申请日：2010-02-15
Applicant: 松下电器产业株式会社
CPC classification number: H04L27/206 , H04L1/0057 , H04L1/206 , H04L27/2332
Abstract: 在无线通信的接收机中，作为表示接收状况的良好程度的信号品质指标，由方差计算部(45)计算出解调部D的中间输出信号的“方差”来使用。在该“方差”较小时，进行例如降低LNA(22)的增益、或者降低BB振荡器(29)的动作时钟频率等。因此，在指标接收状况良好，且能够充分确保性能的状况下，能够稍微降低性能来削减消耗功率。所述“方差”作为信号品质指标，是运算简单且简洁的新的指标。
-
公开(公告)号：CN100545933C
公开(公告)日：2009-09-30
申请号：CN200410102396.7
申请日：2004-06-18
Applicant: 松下电器产业株式会社
IPC: G11B20/10
CPC classification number: G11B20/10425 , G11B20/10009 , G11B20/10037 , G11B20/10055 , G11B20/10222 , G11B20/1403 , G11B20/22 , G11B2020/1288 , G11B2220/2541
Abstract: 本发明提供再生信号处理设备和光盘设备。本发明要做到提高PLL同步引入速度，生成A/D转换光盘媒体再生信号之际使用的信道比特时钟，同时获得用PRML信号处理方式的二值化输出和用除此外方式的二值化输出。生成模拟/数字转换器(5)的取样时钟使光盘媒体(1)的再生信号数字化之际，使用由PLL100发生的过采样时钟(12)。并且，按照该过采样时钟(12)，用动作周期变换装置(9)使A/D转换后的再生数字信号(6)的过零位置信息和基准信息转换为和信道比特时钟(14)同步的信号，供给PRML信号处理装置(17)和电平判别二值化装置(18)。
-
Patent Agency Ranking
公开(公告)号：CN100340971C
公开(公告)日：2007-10-03
申请号：CN98805855.3
申请日：1998-06-05
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: G06F7/76
Abstract: 本发明公开一种运算装置，具有将从外部输入的数字数据作为P位的数字数据进行存储的输入寄存器101、存储Q位的数字数据的输出寄存器107和将从输入寄存器101输出的P位的数字数据102作为第1输入数据、将从输出寄存器输出的Q位的数字数据103作为第2输入数据并根据从外部输入的控制数据104从第1输入数据102的位和第2输入数据103的位中选择应输出其值的位从而将由该选择的位的值构成的Q位的数字数据106向输出寄存器107输出的输出位选择单元105，该运算装置用于图像处理系统，适合于高速地进行代码的多路化处理或分离处理。
-
公开(公告)号：CN1875419A
公开(公告)日：2006-12-06
申请号：CN200480031627.8
申请日：2004-11-09
Applicant: 松下电器产业株式会社
CPC classification number: H04L25/03038 , H03H17/0227 , H03H17/0294 , H03H21/0012
Abstract: 本发明的滤波器系数调整电路包括这样的系数调整电路(2)，它通过对进行再生信号均衡的FIR滤波器(1)的中心抽头左侧的均衡系数的初始值进行n倍加权，对其右侧的均衡系数的初始值进行(2－n)倍加权来调整均衡系数，是进行再生信号均衡性能检测的均衡性能检测单元，例如确定令用于检测再生信号与时钟之间的抖动的抖动检测器(5)的输出为最优的权重n的值。通过本发明的滤波器系数调整电路与以往的群延迟校正电路比较，可简化控制方法，且不需增设电路，即可根据再生信号的特性来谋求再生信号的群延迟的最优化，还可谋求再生性能的提高。
-
公开(公告)号：CN1619684A
公开(公告)日：2005-05-25
申请号：CN200410102396.7
申请日：2004-06-18
Applicant: 松下电器产业株式会社
IPC: G11B20/10
CPC classification number: G11B20/10425 , G11B20/10009 , G11B20/10037 , G11B20/10055 , G11B20/10222 , G11B20/1403 , G11B20/22 , G11B2020/1288 , G11B2220/2541
Abstract: 本发明提供再生信号处理设备和光盘设备。本发明要做到提高PLL同步引入速度，生成A/D转换光盘媒体再生信号之际使用的信道比特时钟，同时获得用PRML信号处理方式的二值化输出和用除此外方式的二值化输出。生成模拟/数字转换器(5)的取样时钟使光盘媒体(1)的再生信号数字化之际，使用由PLL100发生的过采样时钟(12)。并且，按照该过采样时钟(12)，用动作周期变换装置(9)使A/D转换后的再生数字信号(6)的过零位置信息和基准信息转换为和信道比特时钟(14)同步的信号，供给PRML信号处理装置(17)和电平判别二值化装置(18)。
-
公开(公告)号：CN1450549A
公开(公告)日：2003-10-22
申请号：CN03107706.4
申请日：2003-04-02
Applicant: 松下电器产业株式会社
Inventor： 冈本好史
CPC classification number: H03M7/3002 , G11B20/10037 , H03L7/087 , H03L7/093 , H03M1/68 , H03M3/50
Abstract: 一种信号处理装置和D/A转换器，比特调制部(15)将从数字部输出的m比特的数字控制信号(DT11)变换成n比特(n＜m)的时序平均精度实质上为m比特的中间数字信号(DT21)。D/A转换部(16)将中间数字信号(DT21)变换成相当于m比特范围的中间模拟信号(DT22)。然后，中间模拟信号(DT22)通过模拟滤波器(17)进行平滑，作为原来的m比特精度的模拟控制信号(DT12)来输出。由此，可降低内部处理的比特宽度而不降低D/A转换器(13)的分辨率，并削减电路面积。在模拟－数字混合环路的D/A转换器中，不降低分辨率地照样维持高分辨率，并用更小的电路面积来实现。
-
公开(公告)号：CN102204270A
公开(公告)日：2011-09-28
申请号：CN200980144310.8
申请日：2009-04-24
Applicant: 松下电器产业株式会社
IPC: H04N21/434 , H04N5/00
CPC classification number: H04N7/163 , G09G5/006 , G09G2330/021 , G09G2340/12 , G09G2370/12 , G09G2370/16 , G09G2370/20 , G09G2370/22 , H04N21/4305 , H04N21/43615 , H04N21/44
Abstract: 本发明提供一种接收装置、信号处理装置及影像显示装置。在获取基带信号和已调制的信号的接收装置中，包括：第一PLL电路，其基于与所述基带信号同步的外部时钟，生成第一内部时钟；解调器，其对所述已调制的信号进行解调，输出已解调的信号；选择器，其选择所述基带信号和所述已解调的信号中的一个信号；以及第一CDR电路，其使用所述第一内部时钟，根据由所述选择器选择出的信号，生成再生时钟和再生数据。因此，能够削减接收多种通信方式的信号的接收装置的电路规模。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.049 seconds)
