公开(公告)号：CN102916055A

公开(公告)日：2013-02-06

申请号：CN201210382236.7

申请日：2012-10-11

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/8725 ,  H01L29/66143

Abstract: 本发明公开了一种沟槽肖特基势垒二极管，解决了现有沟槽肖特基势垒二极管性能与可靠性低，反向漏电大，反向阻断能力差的问题，本发明中外延层的掺杂浓度由顶面至底面递增，沟槽中填充有第二导电类型非均匀掺杂且掺杂浓度由顶面至底面递减的导电多晶硅，凸台两侧的顶角形成第二导电类型重掺杂的凸台顶角保护区域，并且在阳极金属层底面增加了与导电多晶硅的顶面及凸台顶角保护区域的顶面均形成欧姆接触肖特基势垒金属层，本发明的沟槽肖特基势垒二极管反向漏电低，电压反向阻断能力佳，可靠性好。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该制造方法步骤少，制造成本低，能有效隔绝因隔离层局部损伤而被工艺过程损伤和杂质玷污的区域。

公开(公告)号：CN119364782A

公开(公告)日：2025-01-24

申请号：CN202411910085.7

申请日：2024-12-24

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H10D8/60 ,  H10D62/10 ,  H10D8/01

Abstract: 本发明公开了一种肖特基势垒二极管及其制造方法。该二极管的沟槽由上中下三个柱形口构成台阶状；沟槽内填充导电多晶硅；介质层将导电多晶硅与沟槽内壁外延层隔离，且上柱形口侧壁以及下柱形口内壁的介质层相对厚、中部柱形口侧壁的介质层相对薄，使得沟槽内壁的介质层形成上下厚、中部薄的分布。由于沟槽下部介质层较厚，反向偏置时承担压降增加，提高器件反向阻断能力；沟槽中部介质层薄，反向偏置时利于台面外延层中形成耗尽夹断，改善器件反向阻断性能；沟槽最上部介质层厚，只需少量多晶硅完成沟槽填充、降低成本，还可增大器件上表面多晶硅与外延层的距离，弱化势垒合金过程中多晶硅掺杂杂质通过势垒金属向外延层扩散、改善反向阻断漏电。

公开(公告)号：CN105789334B

公开(公告)日：2018-11-23

申请号：CN201610148515.5

申请日：2016-03-16

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H01L29/872 ,  H01L21/329

Abstract: 本发明公开了一种肖特基势垒半导体整流器，包括肖特基势垒金属层、外延层及第一沟槽，第一沟槽内设有隔离层及二氧化硅栅氧层，二氧化硅栅氧层向上延伸形成介质墙壁，介质墙壁两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间设有第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与二氧化硅栅氧层之间设有沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及二氧化硅栅氧层之间设有间隔区，第二沟槽中设有第三沟槽，肖特基势垒金属层位于第三沟槽内侧表面与外延层接触形成肖特基势垒。本发明正向导通特性与器件可靠性好。本发明还公开了一种肖特基势垒半导体整流器制造方法，工艺窗口大，易于控制，光刻次数少，制造成本低。

公开(公告)号：CN105742338B

公开(公告)日：2018-09-28

申请号：CN201610148745.1

申请日：2016-03-16

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H01L29/06 ,  H01L29/66 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明公开了一种半导体整流器，包括第一导电类型轻掺杂的外延层，外延层上部横向间隔设置有若干第一沟槽，第一沟槽内填充有导电多晶硅，导电多晶硅与第一沟槽之间设有隔离层，隔离层向上凸出形成介质墙壁，介质墙壁的两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间的区域形成第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与隔离层接触形成沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区。本发明采用沟槽栅结构，同时具有短沟道和沟道掺杂梯度分布，具有更佳的正向导通特性。本发明还公开了一种半导体整流器制造方法，工艺步骤简单，工艺窗口大，易于控制，光刻次数少，制造成本低。

公开(公告)号：CN107356341A

公开(公告)日：2017-11-17

申请号：CN201710144113.2

申请日：2017-03-10

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: G01J5/14 ,  G01J5/12 ,  G01J5/10 ,  H01L35/32

CPC classification number: G01J5/14 ,  G01J5/10 ,  G01J5/12 ,  G01J2005/103 ,  G01J2005/106 ,  G01J2005/123 ,  H01L35/32

Abstract: 本发明公开了一种半导体热电堆红外探测器及制造方法，包括单晶硅衬底，垂直于单晶硅衬底下表面并向上垂直延伸的若干个柱状的热电偶，所述热电偶包括由第一材料构成的第一实心柱和由第二材料构成的第二实心柱，第一实心柱和第二实心柱平行延伸，第一实心柱和第二实心柱之间设有间隔，第一实心柱和第二实心柱外侧均设有第三介质层；每个热电偶的第一实心柱和第二实心柱的顶部均通过伸出单晶硅衬底上表面的第一金属层电连接，各个第一金属层之间和各个第一金属层之上均设有第一介质层，第一介质层上设有红外线吸收膜。本发明具有易于制造，可靠性好的特点。

公开(公告)号：CN105576045A

公开(公告)日：2016-05-11

申请号：CN201610060658.0

申请日：2016-01-28

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/06

CPC classification number: H01L29/872 ,  H01L29/06 ,  H01L29/0607 ,  H01L29/66143 ,  H01L29/8725

Abstract: 本发明公开了一种沟槽肖特基势垒二极管，包括有源区和截止区，有源区自上而下依次由阳极金属层、肖特基势垒金属层、第一导电类型轻掺杂的N型外延层、第一导电类型重掺杂的单晶硅衬底和阴极金属层构成，N型外延层上部设有若干沟槽，沟槽横向间隔设置，肖特基势垒金属层与相邻沟槽之间的N型外延层的顶面形成肖特基势垒接触，沟槽内填充有导电多晶硅，导电多晶硅与沟槽之间设有隔离层，隔离层的内部设有真空气隙，沟槽在有源区和截止区相互连通。该沟槽肖特基势垒二极管具有反向阻断电压高、反向偏压低忽然反向漏电低等优点。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该方法具有制造方法步骤少，制造成本等优点。

公开(公告)号：CN105810755A

公开(公告)日：2016-07-27

申请号：CN201610148516.X

申请日：2016-03-16

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/329

CPC classification number: H01L29/8725 ,  H01L29/0603 ,  H01L29/0646 ,  H01L29/1033 ,  H01L29/4236 ,  H01L29/66143

Abstract: 本发明公开了一种沟槽栅结构半导体整流器，外延层上部设有第一沟槽，第一沟槽内设有导电多晶硅，导电多晶硅与第一沟槽之间设有隔离层，隔离层上设有厚度小于隔离层的二氧化硅栅氧层，二氧化硅栅氧层向上延伸形成介质墙壁，介质墙壁的两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间区域形成第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与隔离层接触形成沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区。本发明采用厚隔离层与薄栅氧层结合的沟槽栅结构，具有短沟道和沟道掺杂梯度分布，正向导通特性佳。本发明还公开了一种沟槽栅结构半导体整流器制造方法，工艺窗口大，易于控制，光刻次数少。

公开(公告)号：CN105789334A

公开(公告)日：2016-07-20

申请号：CN201610148515.5

申请日：2016-03-16

Applicant: 杭州立昂微电子股份有限公司

Inventor： 刘伟

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/8725 ,  H01L29/66143

Abstract: 本发明公开了一种肖特基势垒半导体整流器，包括肖特基势垒金属层、外延层及第一沟槽，第一沟槽内设有隔离层及二氧化硅栅氧层，二氧化硅栅氧层向上延伸形成介质墙壁，介质墙壁两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间设有第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与二氧化硅栅氧层之间设有沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及二氧化硅栅氧层之间设有间隔区，第二沟槽中设有第三沟槽，肖特基势垒金属层位于第三沟槽内侧表面与外延层接触形成肖特基势垒。本发明正向导通特性与器件可靠性好。本发明还公开了一种肖特基势垒半导体整流器制造方法，工艺窗口大，易于控制，光刻次数少，制造成本低。