公开(公告)号：CN111800455A

公开(公告)日：2020-10-20

申请号：CN202010404089.3

申请日：2020-05-13

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司

Inventor： 程知群 ,  田刚 ,  王飞 ,  尉倞浩

IPC: H04L29/08 ,  H04L29/06 ,  H04L12/801 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明公开了一种基于局域网内不同主机数据源共享卷积神经网络的方法。包括以下步骤：步骤S1：使用Qt布局数据源推流拉流上位机界面；步骤S2：搭建多个局域网推流数据源的客户端与唯一拉流数据源的接收客户端，使用Nginx作为数据源局域网转发服务器；步骤S3：卷积神经网络训练深度学习模型；步骤S4：使用模型进行数据源人脸分类识别，实现对图片或者视频人脸识别与姓名标注。将深度学习与视频服务器局域网传输相结合大大提高了识别的效率，突破了模型单机模式移植性差的缺点，实现了不同主机共享深度学习模型，都可以在不用复制训练模型的条件下，不同主机都可以进行人脸标注与识别。

公开(公告)号：CN111010241B

公开(公告)日：2021-12-14

申请号：CN201911215998.6

申请日：2019-12-03

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司

Inventor： 程知群 ,  尉倞浩 ,  刘国华 ,  田刚

IPC: H04B17/00 ,  H04L12/26

Abstract: 本发明公开了一种基于FPGA的多协议高速伪随机信号回环测试系统，包括FPGA部分和上位机部分，FPGA部分与上位机部分通过USB接口连接，FPGA部分包括FPGA芯片、两个四通道小型光纤可插拔收发器、八个单通道光纤可插拔收发器、双通道的USB芯片和可编程晶振；所述上位机部分包括流速控制模块、随机数种子生成模块、数据流流向定义模块、可编程晶振控制模块、速率误码率计算模块、数据流协议重定义模块、USB数据组帧模块、USB数据解帧模块、USB驱动和图形用户界面显示模块。本发明提供三种不同回环测试模式，以满足不同被测系统需求，在高速通信系统的性能测试中具有很高的应用价值。

公开(公告)号：CN111431533A

公开(公告)日：2020-07-17

申请号：CN202010336876.9

申请日：2020-04-26

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司

Inventor： 程知群 ,  尉倞浩 ,  王飞 ,  田刚

IPC: H03M1/12

Abstract: 本发明公开了一种高速LVDS接口ADC数据与时钟同步的方法，旨在提供一种在FPGA内部实现高速并行LVDS接口的ADC采样数据在源同步时钟边沿获得最佳采样的方法，该方法包括以下步骤：步骤S1：ADC输入高低电平随机跳变信号；步骤S2：FPGA内部核心控制算法单元对输入的并行信号线高几位进行多周期垂直比对，使输入信号获得相应延时调整；步骤S3：ADC输入确定正弦波信号；步骤S4：FPGA内部核心控制算法单元对输入信号进行快速傅里叶变换再求得信噪比，通过信噪比来确定低位最优输入延时；步骤S5：可对临近有效位附近数据线进行上述S4步骤操作，以获得最优输入延时。本发明通过分开调整ADC高低位输入延时，降低了并行信号线延时调整的次数，提高了信号的信噪比。

公开(公告)号：CN111010241A

公开(公告)日：2020-04-14

申请号：CN201911215998.6

申请日：2019-12-03

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司

Inventor： 程知群 ,  尉倞浩 ,  刘国华 ,  田刚

IPC: H04B17/00 ,  H04L12/26

Abstract: 本发明公开了一种基于FPGA的多协议高速伪随机信号回环测试系统，包括FPGA部分和上位机部分，FPGA部分与上位机部分通过USB接口连接，FPGA部分包括FPGA芯片、两个四通道小型光纤可插拔收发器、八个单通道光纤可插拔收发器、双通道的USB芯片和可编程晶振；所述上位机部分包括流速控制模块、随机数种子生成模块、数据流流向定义模块、可编程晶振控制模块、速率误码率计算模块、数据流协议重定义模块、USB数据组帧模块、USB数据解帧模块、USB驱动和图形用户界面显示模块。本发明提供三种不同回环测试模式，以满足不同被测系统需求，在高速通信系统的性能测试中具有很高的应用价值。

公开(公告)号：CN215006296U

公开(公告)日：2021-12-03

申请号：CN202120268512.1

申请日：2021-01-29

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 ,  杭州电子科技大学

Inventor： 程知群 ,  郭豪东 ,  田刚 ,  陈廷鹏 ,  尉倞浩 ,  王飞 ,  刘国华

IPC: G05B19/042

Abstract: 本实用新型公开了一种基于FPGA的分布式数据传输系统，SFP接口至少设置两个，分别与Aurora接收端和Aurora发送端连接，Aurora接收端由接收控制模块控制接收数据，接收后存入接收FIFO，Aurora发送端由发送控制模块控制发送数据，发送的数据由发送FIFO中取出；所述控制寄存器经GPIO接收DMA中的数据，控制寄存器与接收控制模块和发送控制模块分别连接，DMA还与接收FIFO和发送FIFO分别连接；DMA和XDMA均与AXI Interconnect连接，AXI Interconnect还DDR4内存连接。本实用新型用于分布式，可以实现高速大数据量传输，传输速度可以达到410MB/s，通过此平台利用随机森林算法的并行化，数据分块分析，最后多个主机进行投票处理，大大提高随机森林算法的速度与准确度。

公开(公告)号：CN214375920U

公开(公告)日：2021-10-08

申请号：CN202120242371.6

申请日：2021-01-28

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 ,  杭州电子科技大学

Inventor： 程知群 ,  陈廷鹏 ,  尉倞浩 ,  郭豪东 ,  田刚 ,  王飞 ,  刘国华

IPC: G05B19/042

Abstract: 本实用新型公开了一种基于FPGA的高速数据采集系统，FPGA、USB和PC端依次连接，所述AD采集卡与FPGA连接，所述FPGA包括数据传输物理层协议IP核、解数据传输协议IP核、ADC数据处理器、总线互联IP核、XDMA控制器、FDMA控制器、时钟模块、DDR3内存、DDR3控制器、时钟缓冲器和串口模块；所述PC端包括控制信息串口配置部和数据采集部。本实用新型通过PC端对不同模式进行的切换，可以满足多种应用场景下系统的要求，在高速数据实时采集系统如高速通信系统中具有很好的应用价值。