-
Patent Agency Ranking
公开(公告)号：CN117993452A
公开(公告)日：2024-05-07
申请号：CN202410149739.2
申请日：2024-02-02
Applicant: 广东工业大学
IPC: G06N3/063 , G06N3/0464 , G06N3/048 , G06F17/16
Abstract: 本发明公开了一种基于深度学习的AI加速器混合量化方法及硬件设计，该方法包括根据经验值、卷积核的尺寸参数以及需要量化的比特数确定初始的基二维张量；基于初始的基二维张量设置阈值二维张量；提取所述原始权重的符号值，并保存在第一三维张量中；基于阈值二维张量和量化的权重值得到第二三维张量。该硬件设计包括卷积计算单元、处理阵列单元、乘累加模块和加法树模块。通过使用本发明能够实现一个网络内不同层参数的混合量化，合理的将影响程度不同的网络参数量化为不同比特，提高轻量化网络的性能和准确率。本发明可广泛应用于芯片技术领域。
-
公开(公告)号：CN113138748B
公开(公告)日：2023-08-29
申请号：CN202110382102.4
申请日：2021-04-09
Applicant: 广东工业大学
IPC: G06F7/523 , G06N3/0464
Abstract: 本发明公开了一种基于FPGA的支持8bit和16bit数据位宽的可配置的CNN乘法累加器，包括控制模块、输入特征图寄存器、权重寄存器、部分和寄存器、PE阵列以及输出特征图寄存器，其中：所述控制模块用于控制整个卷积计算的时序；输入特征图寄存器用于寄存输入特征图，并把输入特征图像素按照卷积顺序输出到PE阵列；权重寄存器用于为PE阵列提供输入权重；部分和寄存器是一个只有一层的寄存器阵列，PE阵列用于完成卷积计算，输出特征图寄存器用于寄存通过PE阵列完成计算后的值。本发明能加快CNN硬件加速器的设计与部署，简化设计流程。
-
公开(公告)号：CN115204373A
公开(公告)日：2022-10-18
申请号：CN202210937743.6
申请日：2022-08-05
Applicant: 广东工业大学
Abstract: 本发明公开了一种卷积神经网络的快速卷积及缓存模式的设计方法，充分利用FPGA完成Winograd算法的设计，在3*3的卷积核尺寸下，乘法操作从36次减少到16次，可以充分利用DSP资源对卷积操作进行加速。通过特征图缓存以及流水线传输的方式，优化卷积滑窗操作时需要对重复行和列数据的缓存，提高缓存以及转化模块工作效率。通过配置参数实现矩阵转化模块的可重构设计。充分利用所节省的DSP资源，复用Winograd卷积计算阵列，充分利用FPGA的硬件资源，进一步提升卷积加速模块的计算能力，对点积步骤进行低功耗设计。
-
公开(公告)号：CN113222130A
公开(公告)日：2021-08-06
申请号：CN202110382085.4
申请日：2021-04-09
Applicant: 广东工业大学
Abstract: 本发明公开了一种基于FPGA的可重构卷积神经网络加速器，包括内存DDR、中央处理器CPU以及卷积处理单元；所述卷积处理单元包括内存接口生成器MIG、指令BUF、Idata BUF、Wdata BUF、Odata BUF、控制器和卷积计算模块；所述卷积计算模块具有五层结构，包括数据输入层、S形移位层、数据分享层、PE阵列层、输出数据层。本发明提供的加速器通过配置信息进行重构，能适应不同卷积网络的结构，充分利用FPGA片内计算资源加速卷积的计算过程，使得卷积计算模块所需的资源进一步减少。
-
公开(公告)号：CN110648308A
公开(公告)日：2020-01-03
申请号：CN201910720063.7
申请日：2019-08-06
Applicant: 广东工业大学
Abstract: 为了解决现有技术中非接触式检测设备定位不准确、缺陷类别识别不准的不足，本发明提供一种PCB导线缺陷的识别与定位方法，包括以下步骤：图像采集；图像处理；缺陷识别与定位；检测结果显示。本发明主要运用到Labview和Matlab两个图像处理软件。Matlab软件对图像进行灰度化、图像增强、二值化等图像处理，操作容易、方法实现简单。处理后的图像在Labview上与参考图像进行匹配对比，使得识别与定位缺陷操作起来更加便捷、快速。
-
-
-
-
Search Results
15
records
(took 0.022 seconds)
