差动式变容器的集成电路结构

    公开(公告)号:CN1285124C

    公开(公告)日:2006-11-15

    申请号:CN200410001282.3

    申请日:2004-01-06

    Inventor: 高荣穗 施博议

    Abstract: 一种差动式变容器的集成电路结构,包括:一p型衬底;一n型阱区,设于该p型衬底顶面;至少三个n型离子注入区,分别设于该n型阱区顶面;一金属连线,将所述的至少三个n型离子注入区相连接;一偏压控制点,其耦接所述的n型离子注入区;以及,一第一栅极及一第二栅极相连在一起。利用组合的方式设计差动式变容器的集成电路,寄生的效应可于制作过程中一并被考虑,进而降低对电路产生的不正确性,并有效缩小芯片体积,降低制作成本,且不会因绕线时有不对称的情况产生,还可于制造时得知可变电容整体的负载品质因素,以进一步有效控制可变电容整体的负载品质;其也不需重新定位连线相互对称的位置,以减少制作时的难度。

    差动式变容器的集成电路结构

    公开(公告)号:CN1595650A

    公开(公告)日:2005-03-16

    申请号:CN200410001282.3

    申请日:2004-01-06

    Inventor: 高荣穗 施博议

    Abstract: 一种差动式变容器的集成电路结构,包括:一p型基板;一n型阱区,设于该p型基板顶面;至少三个n型离子植入区,分别设于该n型阱区顶面;一金属联机,将所述的至少三个n型离子植入区相连接;一偏压控制点,其耦接所述的n型离子植入区;以及,一第一栅极及一第二栅极相连在一起。利用组合的方式设计差动式变容器的集成电路,寄生的效应可于制作过程中一并被考虑,进而降低对电路产生的不正确性,并有效缩小芯片体积,降低制作成本,且不会因绕线时有不对称的情况产生,更可于制造时得知可变电容整体的负载品质因素,以进一步有效控制可变电容整体的负载品质;其也不需重新定位联机相互对称的位置,以减少制作时的难度。

    静电放电保护电路
    14.
    发明公开

    公开(公告)号:CN1571154A

    公开(公告)日:2005-01-26

    申请号:CN200410044550.X

    申请日:2004-05-13

    Abstract: 本发明提供一种静电放电保护电路,其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱,该第一P型阱上设置有一第一P+渗杂区及一第一N+渗杂区,该第一P+渗杂区及该第一N+渗杂区接地,该第二P型阱上设置有一第二P+渗杂区及一第二N+渗杂区,该第二P+渗杂区及该第二N+渗杂区连接于电源供应电压VDD,该第三P型阱上设置有一第三N+渗杂区、一第三P+渗杂区、及一第四N+渗杂区,该第三N+渗杂区、该第三P+渗杂区及第四N+渗杂区用来输出入信号。

    接地屏蔽结构
    15.
    实用新型

    公开(公告)号:CN2672876Y

    公开(公告)日:2005-01-19

    申请号:CN03275853.7

    申请日:2003-07-28

    Abstract: 本实用新型公开了一种接地屏蔽结构适用于一电路结构,此接地屏蔽结构具有许多接地单元,其以周期性及紧密互补的方式排列于一接地面,故可利用这些接地单元之间的间隙来阻绝电感电流于接地屏蔽结构上相对产生的涡流,并可增加慢波因子,使得波走得较慢,因而缩小电路布局所需的面积。此外,此接地屏蔽结构更可降低电路结构之内部线路的能量损耗,且增加接地屏蔽结构的单位面积的电感值及电容值。

Patent Agency Ranking