公开(公告)号：CN103718236B

公开(公告)日：2016-09-07

申请号：CN201280037846.1

申请日：2012-08-01

Applicant: 夏普株式会社

Inventor： P·泽贝迪

IPC: G09G3/36 ,  G09G3/20

CPC classification number: G09G3/3648 ,  G09G2300/0814 ,  G09G2300/0819 ,  G09G2300/0823 ,  G09G2300/0842 ,  G09G2310/0251

Abstract: 用于显示器的像素电路具有用于存储并在像素显示元件上施加像素电压的像素存储节点，用于存储像素存储节点上的数据的单元存储节点，以及分别包括第一电极和第二电极的第一存储电容和第二存储电容。第一存储电容的第一电极操作性地耦合至像素存储节点，第二存储电容的第一电极操作性地耦合至单元存储节点。第一存储电容和第二存储电容的第二电极分别操作性地耦合至第一独立电压信号线和第二独立电压信号线中不同的独立电压信号线。该像素电路还包括像素写入电路，该像素写入电路构成为在数据写入周期将像素电压写入像素存储节点，将各个电压信号分别施加至第一独立电压信号线和第二独立电压信号线，在该数据写入周期中，对各个电压信号之中的每一个进行变更，从而增大或减小该像素电压。

公开(公告)号：CN103718237A

公开(公告)日：2014-04-09

申请号：CN201280037915.9

申请日：2012-08-03

Applicant: 夏普株式会社

Inventor： P·泽贝迪

IPC: G09G3/36 ,  G09G3/20

CPC classification number: G09G3/3614 ,  G09G3/3655 ,  G09G2230/00 ,  G09G2300/0426 ,  G09G2300/0823 ,  G09G2300/0861

Abstract: 本发明公开了一种像素电路，该像素电路包括视频操作模式、存储器操作模式和反转操作模式。该像素电路包括：像素存储节点，用于存储将由液晶单元输出的数据；像素写入电路，配置成接收显示数据并将该显示数据提供给像素存储节点以存储在像素存储节点上。此外，该像素电路包括：保持电路，可操作地耦合至像素写入电路并配置成使从像素存储节点通过像素写入电路的电荷泄漏最少；以及内部反转电路，可操作地耦合至保持电路和像素存储节点并配置成使存储在像素存储节点上的数据的电压和施加至液晶单元的电压反转，该液晶单元接收存储在像素存储节点上的数据。

公开(公告)号：CN103718236A

公开(公告)日：2014-04-09

申请号：CN201280037846.1

申请日：2012-08-01

Applicant: 夏普株式会社

Inventor： P·泽贝迪

IPC: G09G3/36 ,  G09G3/20

CPC classification number: G09G3/3648 ,  G09G2300/0814 ,  G09G2300/0819 ,  G09G2300/0823 ,  G09G2300/0842 ,  G09G2310/0251

Abstract: 用于显示器的像素电路具有用于存储并在像素显示元件上施加像素电压的像素存储节点，用于存储像素存储节点上的数据的单元存储节点，以及分别包括第一电极和第二电极的第一存储电容和第二存储电容。第一存储电容的第一电极操作性地耦合至像素存储节点，第二存储电容的第一电极操作性地耦合至单元存储节点。第一存储电容和第二存储电容的第二电极分别操作性地耦合至第一独立电压信号线和第二独立电压信号线中不同的独立电压信号线。该像素电路还包括像素写入电路，该像素写入电路构成为在数据写入周期将像素电压写入像素存储节点，将各个电压信号分别施加至第一独立电压信号线和第二独立电压信号线，在该数据写入周期中，对各个电压信号之中的每一个进行变更，从而增大或减小该像素电压。

公开(公告)号：CN101589552B

公开(公告)日：2012-07-18

申请号：CN200880002077.5

申请日：2008-01-25

Applicant: 夏普株式会社

Inventor： P·泽贝迪

IPC: H03K5/00

CPC classification number: G09G3/3674 ,  G09G2310/0283 ,  G11C19/28

Abstract: 一种多相位脉冲发生器包含n级，其中每一级包含第一子级(34、38、39、40)和第二子级(36、42、44)。第一子级具有第一存储元件(34)，第二子级具有第二存储元件(36)。每一级的第一存储元件被安排成由前一级置位。第一子级(34、38、39、40)被安排成在第一存储元件被置位时提供级输出脉冲(OUT)。第二存储元件(36)被安排成由级输出脉冲(OUT)置位。第二子级(36、42、44)被安排成在第二存储元件被置位时在级输出脉冲(OUT)后保持第一存储元件复位。

公开(公告)号：CN101375326B

公开(公告)日：2011-11-30

申请号：CN200780003775.2

申请日：2007-01-29

Applicant: 夏普株式会社

Inventor： G·约翰 ,  P·泽贝迪 ,  M·布朗洛 ,  T·加瑟 ,  J·洛克 ,  G·卡尔恩斯 ,  J·瑞简德拉 ,  H·沃尔顿

IPC: G09G3/36 ,  G09G3/20

CPC classification number: H03K17/063 ,  G09G3/3688 ,  G09G2310/027 ,  G09G2310/0286 ,  G09G2310/0289 ,  G11C19/184

Abstract: 一种驱动电路(10)，包括：在第一电压源(VDD)和第二电压源(VSS)之间连接的逻辑块(3)，以及具有多个采样电路的采样器(5)。每个采样电路用来在使用时对输入数据信号进行采样并将电压输出到相应输出(O)。该驱动电路进一步包括具有多个升压电路的升压器(11)，每个升压电路与相应的一个采样电路相关联，并且在使用时生成升压信号并将该升压信号提供给相应的采样电路。每个升压电路在第一电压源(VDD)和第二电压源(VSS)之间连接。该逻辑块(3)可以是，但不限于是移位寄存器。

公开(公告)号：CN101501997A

公开(公告)日：2009-08-05

申请号：CN200780029459.2

申请日：2007-08-01

Applicant: 夏普株式会社

Inventor： P·泽贝迪

IPC: H03M1/74

CPC classification number: H03M1/0607 ,  H03M1/804

Abstract: 一种用于转换输入n位数字码(n＞1)的数/模转换器，包括：具有多个电容器(C1…Cn)的开关电容器数/模转换器(14)。每一个电容器的下极板取决于输入数字码可连接至或者第一基准电压(V2)或者与第一基准电压不同的第二基准电压(V3)。该转换器还包括至少一个补充电容器(CP)、和用于将这一或者每一第一补充电容器的下极板连接至或者第三基准电压或者与第三基准电压不同的第四基准电压的开关装置(18、19)。对第一开关装置的输入与该输入数字码无关。在解码相中，输出电压浮置到取决于输入数据码和电荷在(诸)补充电容器(CP)上注入的方向及幅值两者的电压。

公开(公告)号：CN101490962A

公开(公告)日：2009-07-22

申请号：CN200780026373.4

申请日：2007-08-08

Applicant: 夏普株式会社

Inventor： P·泽贝迪

IPC: H03M1/74 ,  G09G3/20 ,  G09G3/36

CPC classification number: H03M1/687 ,  H03M1/765 ,  H03M1/804

Abstract: 一种用于接收m位显示数据的显示器具有显示驱动器，其包括具有n位输入的开关电容器数模转换器，其中m不大于n。在归零阶段中，开关电容器数/模转换器的电容器(C1…Cn－1)的上极板可连接到多个基准电压(V11、V12)之一。在归零阶段中选择哪一个基准电压连接到电容器数/模转换器的上极板与输入n位数字码无关，且由显示器内部的信号确定。在解码阶段中取决于在先前的归零阶段中选择了哪一个基准电压，转换器的输出电压范围可以是其中输出电压高于和低于一基准电压(V11)的第一范围(25)，或者它可以是其中输出电压高于和低于另一基准电压(V12)的第二范围(26)。