公开(公告)号：CN115176299A

公开(公告)日：2022-10-11

申请号：CN202080097504.3

申请日：2020-03-02

Applicant: 夏普株式会社

Inventor： 见村浩英 ,  村重正悟 ,  武田悠二郎

IPC: G09F9/30 ,  H01L27/32 ,  H05B33/02 ,  H05B33/04 ,  H01L51/50

Abstract: 本发明的显示装置包括TFT层(30a)，该TFT层(30a)中依次层叠有显示用布线(16f)、保护膜(20a)、第一平坦化膜(21a)、金属布线层以及第二平坦化膜(23a)，在边框区域(F)中，分别在第一平坦化膜(21a)以及第二平坦化膜(23a)中设置有与显示用布线(16f)重叠的第一沟槽(Ga)以及第二沟槽(Gb)，第二电极(34)以覆盖第一沟槽(Ga)以及第二沟槽(Gb)的方式设置，保护膜(20a)包括由氧化硅膜形成的第一保护膜(17)以及第三保护膜(19)、以及由氮化硅膜形成的第二保护膜(18)。

公开(公告)号：CN110730984B

公开(公告)日：2021-12-03

申请号：CN201880037299.4

申请日：2018-06-04

Applicant: 夏普株式会社

Inventor： 武田悠二郎 ,  松木园广志 ,  织田明博 ,  村重正悟 ,  田中耕平

IPC: G09F9/30 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786

Abstract: 本发明的实施方式的有源矩阵基板具备基板和支撑于基板的多个氧化物半导体TFT。各氧化物半导体TFT具有：下部栅极电极，其设置于基板上；栅极绝缘层，其覆盖下部栅极电极；氧化物半导体层，其配置于栅极绝缘层上；源极电极，其与氧化物半导体层的源极接触区域接触；漏极电极，其与氧化物半导体层的漏极接触区域接触；绝缘层，其覆盖氧化物半导体层、源极电极以及漏极电极；以及上部栅极电极，其设置于绝缘层上。当从基板的法线方向观看时，上部栅极电极与作为源极电极和漏极电极中的一方的第1电极不重叠，并且作为源极电极和漏极电极中的另一方的第2电极与下部栅极电极不重叠。

公开(公告)号：CN108140341A

公开(公告)日：2018-06-08

申请号：CN201680037763.0

申请日：2016-07-07

Applicant: 夏普株式会社

Inventor： 小坂知裕 ,  原猛 ,  冈部达 ,  石田和泉 ,  村重正悟 ,  纪藤贤一 ,  锦博彦

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1368 ,  G09F9/00 ,  H01L21/336 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/22

Abstract: 抑制在设置于基板与TFT之间的绝缘膜或者基板的表面生成突起物。有源矩阵基板具备：绝缘基板(100)；表面覆盖膜(110)，其覆盖绝缘基板的表面的至少一部分；绝缘性透光膜(204)，其设置在包括表面覆盖膜的绝缘基板上；栅极线；栅极绝缘膜；薄膜晶体管；数据线；以及引出配线(115)。在绝缘基板的周缘部形成未设置有绝缘性透光膜的区域。引出配线被设为，在从与绝缘基板垂直的方向观察时，与绝缘性透光膜的外周端部交叉。表面覆盖膜也设置于未设置有绝缘性透光膜的区域中与绝缘性透光膜的外周端部接触的部分。

公开(公告)号：CN107851406A

公开(公告)日：2018-03-27

申请号：CN201680040341.9

申请日：2016-07-07

Applicant: 夏普株式会社

Inventor： 村重正悟 ,  石田和泉 ,  小坂知裕 ,  冈部达 ,  原猛 ,  锦博彦

IPC: G09F9/30 ,  B81B3/00 ,  B81B7/04 ,  G02B26/02 ,  G02F1/1368 ,  G09F9/00 ,  H01L51/50 ,  H05B33/10 ,  H05B33/22 ,  H05B33/24 ,  H05B33/26

Abstract: 抑制设置在有源矩阵基板的TFT与基板之间的膜的端部产生裂缝。有源矩阵基板具有多个TFT。有源矩阵基板11具备基板100、TFT、透光膜204以及保护膜Cap4。TFT与多个像素分别对应地设置在基板100上。透光膜204设置于TFT与基板100之间。保护膜Cap4覆盖透光膜204的不与基板100平行的端面204b。TFT具有栅极电极、栅极绝缘膜、半导体膜、漏极电极以及源极电极。保护膜Cap4配置于透光膜204与TFT的半导体膜之间。

公开(公告)号：CN108780621B

公开(公告)日：2020-07-31

申请号：CN201780018517.5

申请日：2017-03-24

Applicant: 夏普株式会社

Inventor： 冈部达 ,  锦博彦 ,  中岛伸二 ,  石田和泉 ,  村重正悟

IPC: G09F9/30 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/00 ,  H01L29/786

Abstract: 本发明提供一种有源矩阵基板、其制造方法和显示装置，在显示面板的制造工序中能够抑制静电放电的发生，并且能够抑制制造成本。在IGZO膜被构成栅极绝缘膜的氧化硅膜和蚀刻阻挡层夹着的状态下，在用于保护TFT的钝化膜形成之后，在200～350℃下进行退火，并且是IGZO膜从导体变化为半导体。其结果是，不仅能够抑制ESD的发生，而且能够不需要从显示面板分离静电放电防止电路，所以能够降低显示装置的制造成本。

公开(公告)号：CN110730984A

公开(公告)日：2020-01-24

申请号：CN201880037299.4

申请日：2018-06-04

Applicant: 夏普株式会社

Inventor： 武田悠二郎 ,  松木园广志 ,  织田明博 ,  村重正悟 ,  田中耕平

IPC: G09F9/30 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786

Abstract: 本发明的实施方式的有源矩阵基板具备基板和支撑于基板的多个氧化物半导体TFT。各氧化物半导体TFT具有：下部栅极电极，其设置于基板上；栅极绝缘层，其覆盖下部栅极电极；氧化物半导体层，其配置于栅极绝缘层上；源极电极，其与氧化物半导体层的源极接触区域接触；漏极电极，其与氧化物半导体层的漏极接触区域接触；绝缘层，其覆盖氧化物半导体层、源极电极以及漏极电极；以及上部栅极电极，其设置于绝缘层上。当从基板的法线方向观看时，上部栅极电极与作为源极电极和漏极电极中的一方的第1电极不重叠，并且作为源极电极和漏极电极中的另一方的第2电极与下部栅极电极不重叠。

公开(公告)号：CN110121785A

公开(公告)日：2019-08-13

申请号：CN201780080983.6

申请日：2017-12-15

Applicant: 夏普株式会社

Inventor： 中岛伸二 ,  锦博彦 ,  武田悠二郎 ,  村重正悟

IPC: H01L29/786 ,  H01L21/205

Abstract: 半导体装置具备基板(21)和支撑于基板的氧化物半导体TFT(20)，氧化物半导体TFT(20)包括：含有In、Ga以及Zn的氧化物半导体层(27)、栅极电极(23)、形成于栅极电极(23)与氧化物半导体层(27)之间的栅极绝缘层(25)、以及与氧化物半导体层(27)接触的源极电极(28)及漏极电极(29)，氧化物半导体层(27)具有包括第1层(31)、第2层(32)以及配置于第1层与第2层之间的中间过渡层(33)的层叠结构，第1层(31)比第2层(32)靠栅极绝缘层侧配置，第1层(31)和第2层(32)具有不同的组成，中间过渡层(33)具有从第1层侧向第2层侧连续地变化的组成。

公开(公告)号：CN108780221A

公开(公告)日：2018-11-09

申请号：CN201780019232.3

申请日：2017-03-27

Applicant: 夏普株式会社

Inventor： 冈部达 ,  锦博彦 ,  中岛伸二 ,  石田和泉 ,  村重正悟

IPC: G02B26/02 ,  G09F9/30 ,  G09F9/37

Abstract: 本发明不扩大配线的线宽就使配线电阻下降，从而抑制配线延迟。包括遮光膜(102)、光透射膜(106)和第一配线层(105A)，该第一配线层为用于对像素的光的透射量进行电控制的配线的一部分，第一配线层(105A)设置在遮光膜(102)之上，光透射膜(106)以覆盖上述第一配线层的侧面的方式设置在第一配线层(105A)的上层。