Saved successfully
Save failed
Saved Successfully
Save Failed
公开(公告)号：CN101236576A
公开(公告)日：2008-08-06
申请号：CN200810033322.0
申请日：2008-01-31
Applicant: 复旦大学
Inventor： 陆雯青 , 赵爽 , 陆超 , 周晓方
IPC: G06F17/50
Abstract: 本发明属于集成电路设计技术领域，具体为一种适用于异质可重构处理器的互联模型，用于该处理器中各个异质可重构处理核的数据传输与交换。该模型将所有多种异质可重构核的输出进行归一化，然后提供一种最迅速和最大灵活度的互联，通过一定的控制位，使得从一个可重构处理核输出的数据可以在两个时钟周期内输入到任意一个可重构处理核进行处理。
