公开(公告)号：CN102547294A

公开(公告)日：2012-07-04

申请号：CN201210034887.7

申请日：2012-02-16

Applicant: 复旦大学

Inventor： 范益波 ,  沈沙 ,  沈蔚炜 ,  曾晓洋

IPC: H04N7/26 ,  H04N7/50

Abstract: 本发明属于数字视频信号编解码技术领域，具体为一种适用于H.264和HEVC视频标准的CABAC硬件解码器架构。本发明的CABAC硬件解码器架构中，HEVC和H.264可以复用如下四个硬件模块：HEVC或H.264解码过程中用到的相邻块信息存储在共用的存储单元；HEVC和H.264标准中的上下文变量保存在另一个共用的存储单元中；HEVC和H.264标准共用同一个算术编码解码器；二值化匹配器中的通用模块。HEVC和H.264中无法共用的硬件单元包括如下两个部分：某些二值化字符串匹配模块，H.264和HEVC按照各自的标准设计的控制状态机。本发明可以有效降低硬件资源开销。

公开(公告)号：CN102325253A

公开(公告)日：2012-01-18

申请号：CN201110232250.4

申请日：2011-08-15

Applicant: 复旦大学

Inventor： 范益波 ,  钟慧波 ,  沈沙 ,  任怀鲁 ,  姜英 ,  曾晓洋

IPC: H04N7/26

Abstract: 本发明属于视频编码技术领域，具体为一种四路并行编码的CAVLC编码器。本发明采用扫描级和编码级并行处理的二级流水线结构，扫描级一次可以扫描四个系数的，大大的减少扫描一个4x4块所需要的时间。同样，通过四个level和Run_before并行编码的方式来缩短编码级所需要的时间。编码级的所需要的时间通过细致的设计，使得其所消耗的时间和扫描级所用的时间相同。这样，整个CAVLC的两级流水线可以得到最大的吞吐率，极大地减小完成一个宏块的编码所需要的时钟数。

公开(公告)号：CN102271248A

公开(公告)日：2011-12-07

申请号：CN201110232053.2

申请日：2011-08-15

Applicant: 复旦大学

Inventor： 范益波 ,  钟慧波 ,  沈沙 ,  赵晋 ,  刘家良 ,  曾晓洋

IPC: H04N7/24

Abstract: 本发明属于视频编码技术领域，具体为一种基于权重窗口模型的H.264/AVC宏块级码率控制算法。本发明利用当前宏块周围宏块组成的一个窗口的空间相关性，以及前一帧的与当前宏块相同位置宏块及其周围宏块组成的一个窗口的时间相关性，提出了一种低复杂度的平均绝对值偏差（MAD）的预测模型和量化参数（QP）计算模型，并基于上面两种模型，提出用于H.264/AVC编码器中的宏块级码率控制算法。实验表明，基于权重窗口模型的宏块级H.264/AVC码率控制算法比H.264/AVC的参考软件的码率控制算法得到更高的峰值信噪比（PSNR）和更小的比特偏差。

公开(公告)号：CN102263960A

公开(公告)日：2011-11-30

申请号：CN201110232486.8

申请日：2011-08-15

Applicant: 复旦大学

Inventor： 沈沙 ,  钟慧波 ,  刘家良 ,  沈蔚炜 ,  范益波 ,  曾晓洋

IPC: H04N7/26

Abstract: 本发明属于数字视频信号编解码技术领域，具体为一种快速解码CAVLC非零系数幅值的方法。本方法将用于解码非零系数幅值的候选码表数目从7个降低到2个，在得到第一个码字的长度后，即可开始计算第二个码字。在对第二个非零系数幅值的码字进行解码时采用2路并行解码的方法，对可能采用的两个码表同时进行计算，得到两个可能的解码结果。当第一个码字的幅值和码表信息更新完毕，即可从两个结果中选择出正确的结果。这样可以缩短解码流程的关键路径，从而实现在一个时钟周期内同时解码两个非零系数的幅值。由于非零系数幅值的码字是CAVLC编码中出现频率最多的码字，这一方法大大提高了硬件解码器的数据处理能力。