公开(公告)号：CN110649922B

公开(公告)日：2022-12-20

申请号：CN201911026411.7

申请日：2019-10-26

Applicant: 复旦大学

Inventor： 徐荣金 ,  屠于婷 ,  叶大蔚 ,  史传进

IPC: H03L7/18

Abstract: 本发明属于集成电路技术领域，具体为一种数字时钟倍频器。本发明的数字时钟倍频器包括：包括若干个级联的二倍频单元，每个二倍频单元由一个占空比恢复电路和一个二倍频器级联而成；占空比恢复电路用于将任意占空比的输入信号恢复至占空比为50%；所述二倍频器：产生50%占空比的输入信号的二倍频信号。本发明通过级联占空比恢复电路和二倍频器，产生输入时钟的多倍频信号。本发明的检测和控制电路均可由标准数字电路实现，可以方便地应用于数字系统或混合信号系统中，提供多个不同频率的时钟。

公开(公告)号：CN111010186A

公开(公告)日：2020-04-14

申请号：CN201911287833.X

申请日：2019-12-15

Applicant: 复旦大学

Inventor： 屠于婷 ,  徐荣金 ,  叶大蔚 ,  史传进

IPC: H03M1/50

Abstract: 本发明属于集成电路技术领域，具体为具有高线性度的电压时间转换器。本发明电压时间转换器，由两条等比速率的充放电路径组成；每条充放电路径都包含控制开关、以晶体管组成的电流源和反相器。本发明将两路径中其中一条的放电电压节点VOUTP提高大于VDD来改善电压时间转换器的线性度，以及得到更大的输出范围，并使另外一条路径的放电电压节点VOUTN小于VDD来缩小电压时间转换器产生的固定延时，以提高转换速率，藉由控制信号CKS1、CKS2和CKS3的运作来避免额外的功率消耗。此外，本发明使用定电流充放电，以实现稳定的转换增益，并设计一个校正信号Vgain，以避免增益不受工艺、温度以及电源电压影响。

公开(公告)号：CN110174834A

公开(公告)日：2019-08-27

申请号：CN201910467046.7

申请日：2019-05-31

Applicant: 复旦大学

Inventor： 叶大蔚 ,  徐荣金 ,  屠于婷 ,  史传进

IPC: G04F10/00

Abstract: 本发明涉及一种低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器，输入伪差分形式的信号至预放大器；通过预放大器的相位频率侦测器、反相器、N型MOS电容组成的被动放大器以及源极跟随器，将输入的时域信号分别转成电压信号并放大，最后一起输入至逐次逼近寄存器型的模拟数字转换器转换成数字信号。本发明使用N型MOS电容组成的被动放大器，可提升时间数字转换器精度。反相器在输入信号采样结束后关闭，以及源极跟随器在还原状态时关闭，两种机制皆可以为低功耗时间数字转换器避免不必要的功率消耗，以达到低功耗的目的。

公开(公告)号：CN110069008A

公开(公告)日：2019-07-30

申请号：CN201910355579.6

申请日：2019-04-29

Applicant: 复旦大学

Inventor： 屠于婷 ,  叶大蔚 ,  史传进

IPC: G04F10/00 ,  H03L7/081 ,  H03L7/099 ,  H03L7/18 ,  H03M3/00

Abstract: 本发明公开了一种时间数字转换器系统及包含该系统的倍数延迟锁相环，该系统包括：第一级时间数字转换器、第一级数字时间转换器、第一级时间放大器、第二级时间数字转换器、第二级数字时间转换器、第二级时间放大器、第三级逐次逼近寄存器型的模拟数字转换器及数字模拟转换器。本发明所提供的时间数字转换器系统及具有降低带内量化噪声的倍数延迟锁相环，使用类似于Delta-Sigma的联级算法，有效提高应用于倍数延迟锁相环中的时间数字转换器精度，从而降低量化噪声的大小，并改善倍数延迟锁相环杂散的产生。