-
公开(公告)号：CN113412472A
公开(公告)日：2021-09-17
申请号：CN202080013265.9
申请日：2020-02-03
Applicant: 国际商业机器公司
Abstract: 本发明涉及一种用于向客户操作系统提供中断信号的方法，该中断信号使用多个处理器中的一个或多个处理器来执行。一个或多个总线连接模块经由总线附接设备与多个处理器可操作地连接。总线附接设备从总线连接模块之一接收具有中断目标ID的中断信号，该中断目标ID将被分配以由客户操作系统使用的处理器中的一个标识为用于处理中断信号的目标处理器。总线附接设备使用被存储在与总线附接设备可操作地连接的存储器中的中断表条目来将所接收的中断目标ID转换成目标处理器的逻辑处理器ID，并将中断信号转发到目标处理器以用于处理。目标处理器的逻辑处理器ID被用于直接寻址目标处理器。
-
公开(公告)号：CN113366433A
公开(公告)日：2021-09-07
申请号：CN202080011206.8
申请日：2020-01-14
Applicant: 国际商业机器公司
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括经由输入/输出总线控制器(20)通信地耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理系统(210)进一步至少包括数据处理单元(216)，其包括内核(12)、系统固件(10)和异步内核‑嵌套接口(14)。数据处理单元(216)经由聚合缓冲区(16)通信耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从通信地耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。
-
公开(公告)号：CN103189846B
公开(公告)日：2016-10-26
申请号：CN201180052450.X
申请日：2011-10-06
Applicant: 国际商业机器公司
Inventor： J·A·弗雷 , I·阿德隆 , K·T·贝利 , F·拜廷格尔 , P·德里费尔 , L·T·许恩 , C·卡斯米斯 , A·马基亚诺 , B·莱特克里夫 , J·斯蒂文斯 , S·瓦利
IPC: G06F9/50
CPC classification number: H04L29/08315 , G06F9/5077 , G06Q10/06 , H04L67/1042
Abstract: 提供一种集成式混合系统。所述混合系统包括不同类型的计算组件以及架构，通过单个控制点集成及管理所述计算组件及所述架构，以便提供所述计算组件的联合及将所述计算组件呈现为单个逻辑计算平台。
-
公开(公告)号：CN114365129B
公开(公告)日：2024-12-17
申请号：CN202080063425.0
申请日：2020-09-02
Applicant: 国际商业机器公司
Abstract: 启用存储端口以用于安全性。响应于确定审计模式指示符已经被启用以允许输入/输出I/O，存储端口在存储端口与主机端口之间的路径上执行明文的I/O，即使存储端口与主机端口之间的认证或安全性关联协商不能成功完成。与在路径上执行明文的I/O同时，存储端口启用对路径上的I/O的数据的加密。
-
-
Patent Agency Ranking
公开(公告)号：CN113454591A
公开(公告)日：2021-09-28
申请号：CN202080014392.0
申请日：2020-01-23
Applicant: 国际商业机器公司
IPC: G06F9/455
Abstract: 本发明涉及一种向客户机操作系统提供中断信号的方法。总线附接设备从总线连接模块接收具有标识作为处理中断信号的目标处理器的分配给客户机操作系统使用的处理器的中断目标ID的中断信号。总线附接设备使用由存储在与总线附接设备可操作地连接的存储器中的中断表条目提供的中断阻止指示符来检查目标处理器是否被阻止接收中断信号。如果目标处理器未被阻止，总线附接设备将中断信号转发给目标处理器进行处理。用中断目标ID到目标处理器的逻辑处理器ID的转换来直接寻址目标处理器。
-
公开(公告)号：CN113454590A
公开(公告)日：2021-09-28
申请号：CN202080014373.8
申请日：2020-01-10
Applicant: 国际商业机器公司
Abstract: 本发明涉及向客户机操作系统提供中断信号的方法。客户机操作系统是用多个处理器中的一个或多个处理器来执行的。一个或多个总线连接模块通过总线和总线附接设备与所述多个处理器可操作地连接。总线附接设备从总线连接模块的其中之一接收具有中断目标ID的中断信号，中断目标ID标识被客户机操作系统分配用作处理中断信号的目标处理器的所述处理器的其中之一。总线附接设备用总线附接设备包含的映射表将所接收的中断目标ID转换为目标处理器的逻辑处理器ID，并将要处理的中断信号转发给目标处理器。用目标处理器的逻辑处理器ID直接寻址目标处理器。
-
公开(公告)号：CN113454589A
公开(公告)日：2021-09-28
申请号：CN202080013920.0
申请日：2020-01-10
Applicant: 国际商业机器公司
Abstract: 本发明涉及一种用于向第一客户机操作系统提供中断信号的方法。由总线附接设备从第一总线连接模块接收带有中断目标ID的第一中断信号，中断目标ID标识所述处理器中被分配由第一客户机操作系统用作处理第一中断信号的第一目标处理器的一个处理器。由总线附接设备检查第一目标处理器是否被调度供由第一客户机操作系统使用。如果目标处理器未被调度供使用，则总线附接设备使用广播转发中断信号并更新存储在分配给托管第一客户机操作系统的第二客户机操作系统的存储器区段中的转发向量条目。该更新用于向第一操作系统指示存在寻址到中断目标ID的第一中断信号待处理。
-
公开(公告)号：CN113366457A
公开(公告)日：2021-09-07
申请号：CN202080011704.2
申请日：2020-01-16
Applicant: 国际商业机器公司
IPC: G06F13/10
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理单元(216)经由聚合缓冲区(16)耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。异步内核‑嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)。系统固件(10)包括重试缓冲区(52)，内核(12)包括分析和重试逻辑(54)。
-
公开(公告)号：CN113366438A
公开(公告)日：2021-09-07
申请号：CN202080011699.5
申请日：2020-01-14
Applicant: 国际商业机器公司
Abstract: 用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。数据处理系统(210)进一步至少包括数据处理单元(216)，其包括内核(12)、系统固件(10)和异步内核‑嵌套接口(14)。数据处理单元(216)经由聚合缓冲区(16)耦合到系统嵌套(18)。系统嵌套(18)被配置以异步地从耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。异步内核‑嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.026 seconds)
