-
公开(公告)号：CN108807151A
公开(公告)日：2018-11-13
申请号：CN201711296405.4
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 提供一种半导体装置的制造方法。在中间层的图案化后，移除中间层。为了减少或防止由于中间层及中介层的图案化而暴露的其它下层的损害，于蚀刻工艺中包含抑制剂以抑制从下层移除的材料的量。
-
公开(公告)号：CN120091615A
公开(公告)日：2025-06-03
申请号：CN202510141492.4
申请日：2025-02-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 晶体管包括多个堆叠沟道。堆叠沟道最初根据位于堆叠沟道之上的硬掩模结构来图案化。然后经由第一外延生长工艺形成源极/漏极区域，从而使得堆叠沟道在源极/漏极区域之间在第一横向方向上延伸。然后实施第二外延生长工艺，以通过在沟道的侧表面上形成外延半导体层来增加沟道的有效宽度。在形成外延半导体层之后，沟道在横向于第一横向方向的第二横向方向上的宽度大于硬掩模结构的宽度。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN116825788A
公开(公告)日：2023-09-29
申请号：CN202310670962.7
申请日：2023-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括形成在衬底上方的第一纳米结构的第一垂直堆叠件；与第一垂直堆叠件相邻的第二纳米结构的第二垂直堆叠件；以及与第一纳米结构相邻的第一栅极结构。第一栅极结构包括位于第一纳米结构之间的第一栅极部分，以及从第一栅极部分的第一侧壁延伸至第一栅极部分的第二侧壁的第二栅极部分。第二侧壁位于第一侧壁和衬底之间，并且第二栅极部分为与第一栅极部分不同的材料。第二栅极结构与第二纳米结构相邻，以及第二壁结构位于第二栅极部分和第二栅极结构之间。本发明的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN116682823A
公开(公告)日：2023-09-01
申请号：CN202310537785.5
申请日：2023-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8234
Abstract: 本发明的实施例提供了一种半导体器件，该半导体器件包括：半导体衬底；第一晶体管，包括位于半导体衬底上方的多个第一堆叠的沟道；第二晶体管，包括位于半导体衬底上方的多个第二堆叠的沟道；隔离结构，包括位于第一堆叠的沟道和第二堆叠的沟道之间的芯介电层；以及高K栅极介电层，位于第一堆叠的沟道和第二堆叠的沟道上、并且位于第一堆叠的沟道和芯介电层之间的、以及第二堆叠的沟道和芯介电层之间的芯介电层的侧壁上。本发明的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN115566043A
公开(公告)日：2023-01-03
申请号：CN202210925940.6
申请日：2022-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本公开提出一种半导体装置结构。结构包括介电结构，其包括第一介电层与第二介电层。第一介电层具有相对的第一侧壁与第二侧壁，且第二介电层接触第一侧壁的至少一部分与第二侧壁的至少一部分。结构亦包括第一半导体层与第一侧壁相邻，其中第一半导体层接触第二介电层。结构还包括第一栅极层围绕第一半导体层的至少三表面，其中第一栅极层具有面对第二介电层的表面，且栅极层的表面延伸于第二介电层与第一半导体层之间的界面所定义的平面上。
-
Patent Agency Ranking
公开(公告)号：CN113764408A
公开(公告)日：2021-12-07
申请号：CN202110734683.3
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明实施例公开一种半导体装置。半导体装置包括第一通道层位于半导体基板上，第二通道层位于第一通道层上以及第三通道层位于第二通道层上。通道层沿着第一方向各自连接第一源极/漏极与第二源极/漏极。装置包括第一栅极部分位于第一通道层与第二通道层之间，以及第二栅极部分位于第二通道层与第三通道层之间；第一内侧间隔物位于第一通道层与第二通道层之间并位于第一栅极部分与第一源极/极极之间；第二内侧间隔物位于第二通道层与第三通道层之间并位于第二栅极部分与第一源极/漏极之间。第一栅极部分与该第二栅极部分具有沿着第一方向且实质上相同的栅极长度。第一内侧间隔物沿着第一方向的宽度大于第二内侧间隔物沿着第一方向的宽度。
-
公开(公告)号：CN113224057A
公开(公告)日：2021-08-06
申请号：CN202110443667.9
申请日：2021-04-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 半导体结构包括设置在半导体衬底上方的半导体层的第一堆叠件，其中半导体层的第一堆叠件包括第一SiGe层和设置在第一SiGe层上方的多个Si层，并且Si层基本上不含Ge；以及邻近半导体层的第一堆叠件的半导体层的第二堆叠件，其中半导体层的第二堆叠件包括第一SiGe层和设置在第一SiGe层上方的多个第二SiGe层，并且其中第一SiGe层和第二SiGe层具有不同的组分。半导体结构还包括与半导体层的第一堆叠件交错以形成第一器件的第一金属栅极堆叠件和与半导体层的第二堆叠件交错以形成不同于第一器件的第二器件的第二金属栅极堆叠件。本发明的实施例还涉及半导体结构的形成方法。
-
公开(公告)号：CN111063682A
公开(公告)日：2020-04-24
申请号：CN201910983692.9
申请日：2019-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置，包括第一晶体管，第一晶体管具有第一栅极结构和与第一栅极结构相邻的第一源极/漏极特征。半导体装置还包括第二晶体管，第二晶体管具有第二栅极结构和与第二栅极结构相邻的第二源极/漏极特征。在一些实施例，半导体装置还包括沉积在第一晶体管与第二晶体管之间的混合多晶层。混合多晶层与第一源极/漏极特征和第二源极/漏极特征的每一个相邻并接触，并且混合多晶层在第一晶体管与第二晶体管之间提供隔离。
-
公开(公告)号：CN110660859A
公开(公告)日：2020-01-07
申请号：CN201910381127.5
申请日：2019-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 半导体装置的制造方法包含形成从基底突出的鳍片，此鳍片具有多个牺牲层和多个通道层，其中牺牲层和通道层交替排列，从鳍片的通道区移除牺牲层的一部分，在已经移除牺牲层的一部分的区域中沉积间隔物材料，选择性地移除间隔物材料的一部分，借此露出鳍片的通道区中的通道层，其中间隔物材料的其他部分保留作为间隔物部件，以及形成栅极结构接合于露出的通道层。
-
公开(公告)号：CN105990346B
公开(公告)日：2019-04-02
申请号：CN201510091138.1
申请日：2015-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/105 , H01L21/762
Abstract: 本发明提供了一种半导体结构。该半导体结构包括在衬底上形成的鳍结构；在鳍结构上方形成的栅极堆叠件；位于衬底上方并且在栅极堆叠件的相对两侧上设置的源极/漏极区；在鳍结构中限定并且位于栅极堆叠件的下面的沟道区，其中，沟道区是未掺杂的；以及垂直地设置在沟道区和衬底之间的掩埋隔离层，其中，掩埋隔离层包括化合物半导体氧化物。本发明还涉及具有衬底隔离和未掺杂沟道的集成电路结构。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.047 seconds)
