-
公开(公告)号：CN113471140A
公开(公告)日：2021-10-01
申请号：CN202011576888.5
申请日：2020-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532 , H01L27/06
Abstract: 本公开的实施例描述了一种用于在无衬垫导电结构与下方导电结构之间形成阻挡结构的方法。该方法包括在布置在接触层上的介电层中形成开口，其中，开口暴露接触层中的导电结构。第一金属层沉积在开口中，并且在导电结构的顶表面上生长得较厚，并且在开口的侧壁表面上生长得较薄。该方法还包括将第一金属层暴露于氨以形成具有第一金属层和第一金属层的氮化物的双层，并且随后将氮化物暴露于氧等离子体以将第一金属层的氮化物的一部分转换为氧化物层。该方法还包括去除氧化物层并在第一金属层的氮化物上形成含半导体层。根据本申请的其他实施例，还提供了半导体结构。
-
公开(公告)号：CN111987159A
公开(公告)日：2020-11-24
申请号：CN202010268836.5
申请日：2020-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/49 , H01L21/336 , H01L21/28
Abstract: 本文所述的实施例针对用于制造具有与基于铝的n型功函层相反的无铝n型功函层的晶体管的方法。该方法包括：形成设置在间隔开的源极/漏极外延层之间的沟道部分，以及在沟道部分上形成栅极堆叠件，其中，形成栅极堆叠件包括在沟道部分上沉积高k介电层并在介电层上沉积p型功函层。在沉积p型功函层之后，在没有真空破坏的情况下，在p型功函层上形成无铝n型功函层，并且在无铝n型功函层上沉积金属。该方法还包括沉积围绕间隔开的源极/漏极外延层和栅极堆叠件的绝缘层。本发明的实施例还涉及半导体结构和形成半导体结构的方法。
-
公开(公告)号：CN104733298B
公开(公告)日：2017-10-24
申请号：CN201410075694.5
申请日：2014-03-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/49 , H01L29/78
CPC classification number: H01L29/66795 , H01L29/0673 , H01L29/66545
Abstract: 本发明提供了具有金属栅极的半导体结构及其制造方法。用于制造金属栅极结构的方法，包括：在栅极沟槽中形成高k介电层；在高k介电层上方形成蚀刻停止层；通过经由原子层沉积（ALD）操作形成具有晶界工程层、掺杂层以及覆盖层的顺序的三层，在蚀刻停止层上方形成功函调整层，晶界工程层被配置为允许掺杂剂原子渗透穿过，掺杂层被配置为将掺杂剂原子提供给晶界工程层，并且覆盖层被配置为防止掺杂层氧化；以及填充金属，以使栅极沟槽填平。在诸如约200摄氏度至约350摄氏度的各个温度下，通过ALD操作来制备晶界工程层。
-
公开(公告)号：CN119342800A
公开(公告)日：2025-01-21
申请号：CN202410555133.9
申请日：2024-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00
Abstract: 本申请公开了竖直栅极全环绕(GAA)存储器单元及其形成方法。本公开的各种实施例涉及竖直栅极全环绕(GAA)存储器单元。中间导体上覆于下导体，并且宽度朝向下导体减小，以到达与下导体间隔开的点。绝缘体结构在下导体和中间导体之间。半导体沟道上覆于中间导体，并且栅极电极在半导体沟道的侧壁上横向围绕半导体沟道。栅极电介质层将栅极电极与半导体沟道分开，并且上导体上覆于半导体沟道。下导体和中间导体以及绝缘体结构与电阻器相对应，而中间导体、上导体、栅极电极、栅极电介质层和半导体沟道与电阻器顶部的晶体管相对应。
-
公开(公告)号：CN113206152B
公开(公告)日：2024-08-27
申请号：CN202011287806.5
申请日：2020-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明的实施例涉及一种半导体器件及其形成方法。一种半导体器件包括第一栅极结构，第一栅极结构包括第一界面层、设置在第一界面层上方的第一栅极介电层，以及设置在第一栅极介电层上方的第一栅电极。半导体器件还包括第二栅极结构，第二栅极结构包括第二界面层、设置在第二界面层上方的第二栅极介电层，以及设置在第二栅极介电层上方的第二栅电极。第一界面层包含与第二界面层不同量的偶极材料。
-
Patent Agency Ranking
公开(公告)号：CN113745403B
公开(公告)日：2023-12-29
申请号：CN202110926705.6
申请日：2021-08-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
Abstract: 电阻式随机存取存储器单元包括全环绕栅极晶体管和电阻器件。该电阻器件包括第一电极，该第一电极包括多个导电纳米片。该电阻器件包括围绕导电纳米片的高K电阻式元件。该电阻器件包括通过电阻式元件与导电纳米片分离的第二电极。本发明的实施例还涉及集成电路以及制造方法。
-
公开(公告)号：CN115497537A
公开(公告)日：2022-12-20
申请号：CN202210048512.X
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: G11C13/00
Abstract: 电阻随机存取存储阵列包括多个存储器单元。每个存储器单元包括环绕式栅极晶体管和电阻器装置。电阻器装置包括第一电极，第一电极包括多个导电奈米片。电阻器装置包括围绕导电奈米片的高介电常数电阻元件。电阻器装置包括通过电阻元件与导电奈米片分离的第二电极。电阻随机存取存储阵列用于产生物理不可复制函数资料。
-
公开(公告)号：CN115312562A
公开(公告)日：2022-11-08
申请号：CN202210319455.4
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: H01L27/24
Abstract: 在制造相变化随机存取存储器期间，在第一晶片上形成场效晶体管逻辑层。各存储胞元的加热场效晶体管包括于场效晶体管逻辑层中。场效晶体管逻辑层自第一晶片而被转移至承载晶片。随后，相变化随机存取存储器的存储层形成于场效晶体管逻辑层的暴露表面上。各存储胞元的相变化材料区包括于存储层中，且电性连接至加热场效晶体管的通道。各存储胞元的第二加热晶体管更包括于存储层中，且以通道电性连接至存储胞元。
-
公开(公告)号：CN114927419A
公开(公告)日：2022-08-19
申请号：CN202210131746.0
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/324 , H01L21/67 , H01L29/78
Abstract: 本发明实施例涉及用于半导体装置性能增益的无氟界面。半导体可以包括有源区、经形成在有源区中并在有源区上方延伸的外延源极/漏极、以及经形成在有源区的一部分上的第一介电层。半导体可以包括经形成在第一介电层中的第一金属栅极和第二金属栅极、经形成在第一介电层和第二金属栅极上方的第二介电层、以及经形成在金属栅极和外延源极/漏极上的钛层，没有中间氟残留层。半导体可以包括经形成在第一金属栅极上的钛层顶部的第一金属层、经形成在外延源极/漏极上的钛层顶部的第二金属层，以及经形成在第二介电层上的第三介电层。半导体可以包括经形成在第三介电层中的第一通孔和第二通孔。
-
公开(公告)号：CN114823711A
公开(公告)日：2022-07-29
申请号：CN202210021126.1
申请日：2022-01-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 程仲良
IPC: H01L27/1159 , H01L27/11585
Abstract: 本发明实施例公开制作半导体器件的方法。所述方法包括：在半导体器件上的第一器件区中形成晶体管器件；以及在半导体器件上的第二器件区中形成存储器器件，所述存储器器件连接到所述晶体管器件。在一些实施例中，形成存储器器件包括：形成第一位线；形成连接到第一位线的第一字线；形成连接到第一字线及第一位线的板线；形成连接到板线的第二位线；以及形成连接到第二位线及板线的第二字线。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.053 seconds)
