-
公开(公告)号：CN107170404B
公开(公告)日：2020-09-08
申请号：CN201710579800.7
申请日：2017-07-17
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 一种驱动电路，包括输出电路、下拉模块、导线、至少一第一信号线以及缓冲层。导线电性连接于输出电路以及下拉模块之间。第一信号线用以将输出电路以及下拉模块耦接于驱动控制信号。第一信号线与部分的导线之间具有第一重叠区域。缓冲层设置在第一信号线与部分的导线之间。缓冲层包括重叠部以及延伸部。重叠部位于第一重叠区域中。延伸部位于重叠部的外侧。重叠部的厚度大于延伸部的厚度。本发明还提供一种显示面板。
-
公开(公告)号：CN104391409A
公开(公告)日：2015-03-04
申请号：CN201410709463.5
申请日：2010-11-24
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1343
CPC classification number: G02F1/13306 , G02F1/13454 , G02F1/136286 , G02F2001/134345
Abstract: 本发明是关于一种显示器及其像素电路。该显示器包含该像素电路以及一驱动电路，该驱动电路用以提供一驱动电压至该像素电路，该像素电路是属于一二数据线一栅极线架构且至少包含二像素电极，此二像素电极属同一像素型态且相邻设置，藉此，本发明的像素电路可有效克服特定显示画面色偏的问题。
-
公开(公告)号：CN102902120A
公开(公告)日：2013-01-30
申请号：CN201210390090.0
申请日：2012-10-15
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1335 , G02F1/133 , G02B27/22 , G09G3/36 , H04N13/04
CPC classification number: H04N13/302 , G02F1/136213 , G02F1/13624 , G02F1/136286 , G02F2001/134345 , G02F2001/13606 , G09G3/003 , G09G2300/0426 , G09G2310/0202 , G09G2310/0262 , H04N13/315
Abstract: 本发明公开了一种立体显示面板、显示面板及其驱动方法。显示面板包括一对向基板、一显示介质以及一像素阵列基板，像素阵列基板包括配置于一基板上的一像素阵列，像素阵列至少包含一第一扫描线、一第二扫描线、一第一数据线、一第一像素电极、一第二像素电极、一第一主动元件与一第二主动元件，第一数据线经由第一主动元件电性连接位于其左侧的第一像素电极，第一数据线并且经由第二主动元件电性连接位于其右侧的第二像素电极，第一扫描线电性连接第一主动元件，第二扫描线电性连接第二主动元件，第一扫描线与第二扫描线位于第一主动元件与第二主动元件同一侧。
-
公开(公告)号：CN101963730A
公开(公告)日：2011-02-02
申请号：CN201010256930.5
申请日：2010-08-17
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , H01L27/02
Abstract: 本发明提供一种像素结构，其包括多条数据线以及一共通线。共通线与各数据线之间分别重叠耦合构成一第一耦合电容、一第二耦合电容、一第三耦合电容、一第四耦合电容、一第五耦合电容以及一第六耦合电容。第三耦合电容小于第二耦合电容，且第五耦合电容小于第四耦合电容。本发明同时公开一种像素阵列基板以及液晶显示面板。
-
公开(公告)号：CN101308306A
公开(公告)日：2008-11-19
申请号：CN200810132560.7
申请日：2008-07-15
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/13 , G09G3/36 , G01R31/00
Abstract: 本发明公开了一种具测试架构的液晶显示装置，主要包含多条数据线、多条栅极线、多条共享电极线及多列像素单元。多条奇数共享电极线是用以馈送第一共享电压，多条偶数共享电极线是用以馈送第二共享电压。奇数列像素单元及偶数列像素单元分别耦合于对应奇数共享电极线及对应偶数共享电极线。另揭露一种检测液晶显示装置的缺陷的测试方法，包含：于第一时段致能所有栅极线及馈入第一测试电压至对应数据线；于第二时段除能偶数栅极线及馈入第二测试电压至对应数据线；及于第三时段将第二共享电压从第一共享测试电压切换为第二共享测试电压。
-
Patent Agency Ranking
公开(公告)号：CN1693979A
公开(公告)日：2005-11-09
申请号：CN200510074798.5
申请日：2005-06-03
Applicant: 友达光电股份有限公司
IPC: G02F1/136 , G02F1/133 , H01L29/786
Abstract: 一种像素结构，电性连接于一扫描线以及一数据线，此像素结构包括一有源组件、一第一像素电极、一第二像素电极、一电容耦合电极以及一电荷释放组件。其中，有源组件电性连接于扫描线以及数据线。第一像素电极通过有源组件电性连接于数据线。第二像素电极与第一像素电极电性绝缘。电容耦合电极配置于第二像素电极下方，且电容耦合电极通过有源组件电性连接于数据线。电荷释放组件则电性连接于第二像素电极。前述的像素结构可有效解决图像残留的问题。本发明另提供一种能够避免图像残留的有源组件阵列基板。
-
公开(公告)号：CN1605919A
公开(公告)日：2005-04-13
申请号：CN200410088932.2
申请日：2004-11-09
Applicant: 友达光电股份有限公司
IPC: G02F1/136 , H01L29/786
Abstract: 本发明是关于一种薄膜晶体管阵列基板及其修补方法，其中薄膜晶体管阵列基板的每一画素单元中是具有多个上电极，以与其所对应的共用配线形成多个电容。若有电容为瑕疵电容时，只需使对应于此瑕疵电容的画素电极与同一画素单元内其余部分的画素电极电性绝缘，便可让此画素单元内的其他电容正常作动，而维持此画素单元的正常显示。因此，藉由本发明的薄膜晶体管阵列基板及其修补方法可对具有瑕疵电容的薄膜晶体管阵列基板进行修补，进而提高薄膜晶体管阵列基板的制程良率。
-
公开(公告)号：CN101673016B
公开(公告)日：2010-12-08
申请号：CN200910205446.7
申请日：2009-10-23
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , G02F1/133 , G06F3/041
Abstract: 本发明公开了一种主动元件阵列基板，包括基板、多条扫描线、多条控制线、多条数据线、多个像素结构、多条主传输线以及多条次传输线。基板具有主动区以及周边区。多条扫描线与多条控制线配置于基板的主动区中。多条控制线平行于多条扫描线，并夹杂地排列于多条扫描线之中。多条主传输线位于基板的周边区中，连接于多条扫描线。多条次传输线位于基板的周边区中，连接于多条控制线。多条次传输线夹杂地排列于多条主传输线之中。各主传输线至少包括一阻抗调整部，且各主传输线与邻近的其中一条次传输线之间具有阻抗差值，其大于3欧姆(Ω)。
-
公开(公告)号：CN101477286B
公开(公告)日：2010-08-18
申请号：CN200910007361.8
申请日：2009-02-17
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/13
Abstract: 本发明提供一种平面显示面板与线路修补的方法，该平面显示面板包括多条桥接线设于邻近的共用电极线之间，在发生短路问题时，可直接切断发生短路的共用电极线，经由桥接线而改变共用电压的传导路径，完成线路修补，能有效改善平面显示面板的操作性能和合格率。
-
公开(公告)号：CN101673016A
公开(公告)日：2010-03-17
申请号：CN200910205446.7
申请日：2009-10-23
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , G02F1/133 , G06F3/041
Abstract: 本发明公开了一种主动元件阵列基板，包括基板、多条扫描线、多条控制线、多条数据线、多个像素结构、多条主传输线以及多条次传输线。基板具有主动区以及周边区。多条扫描线与多条控制线配置于基板的主动区中。多条控制线平行于多条扫描线，并夹杂地排列于多条扫描线之中。多条主传输线位于基板的周边区中，连接于多条扫描线。多条次传输线位于基板的周边区中，连接于多条控制线。多条次传输线夹杂地排列于多条主传输线之中。各主传输线至少包括一阻抗调整部，且各主传输线与邻近的其中一条次传输线之间具有阻抗差值，其大于3欧姆(Ω)。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.026 seconds)
