公开(公告)号：CN112820700A

公开(公告)日：2021-05-18

申请号：CN202110133498.9

申请日：2021-02-01

Applicant: 南瑞联研半导体有限责任公司

Inventor： 谢龙飞 ,  骆健 ,  王豹子 ,  姚二现 ,  杨金龙 ,  刘克明

IPC: H01L23/13 ,  H01L23/14

Abstract: 本发明涉及一种新型IGBT模块装配结构，包括底板、焊片和陶瓷覆铜板（DBC），所述焊片置于所述底板和所述DBC之间，在所述底板朝向焊片的一侧设置有若干定位柱，在所述DBC上设置有若干定位孔，所述定位柱和定位孔位置相对应，所述定位柱一端延伸至所述定位孔内，所述定位柱的高度与所述定位孔的深度之差小于所述焊片的厚度，所述焊片用于焊接时连接所述底板和所述DBC。该模块通过合理涉及定位柱和定位孔的位置和尺寸，实现快速精确装配。

公开(公告)号：CN112234055A

公开(公告)日：2021-01-15

申请号：CN202011260802.8

申请日：2020-11-12

Applicant: 南瑞联研半导体有限责任公司

Inventor： 潘政薇 ,  姚二现 ,  董长城 ,  骆健

IPC: H01L25/18

Abstract: 本发明公开了一种单开关IGBT模块的芯片布局结构，由三组IGBT芯片组构成；每组IGBT芯片组由8颗IGBT芯片和反并联的4颗续流二极管FRD芯片构成；所述每组IGBT芯片组均焊接在上下两个DBC衬板上；上下两个DBC衬板上，位于左上和右上位置的IGBT芯片的栅极位于IGBT芯片的下部中间位置；位于左下和右下位置的IGBT芯片的栅极位于IGBT芯片的上部中间位置；反并联的续流二极管FRD芯片位于同一个DBC衬板的上下两颗IGBT芯片之间。本发明结构中IGBT芯片的结温温升降低约2℃，芯片结温温升的降低，有利于芯片的长期稳定运行。

公开(公告)号：CN111916496A

公开(公告)日：2020-11-10

申请号：CN202010557347.1

申请日：2020-06-18

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  李伟邦 ,  骆健 ,  董长城 ,  叶枫叶

IPC: H01L29/739 ,  H01L29/06 ,  H01L23/48

Abstract: 本发明公开了一种IGBT栅极总线结构，包括衬底，沿衬底上表面一端从外到内依次设置的场氧化层和栅极多晶硅，场氧化层和栅极多晶硅之间留有空隙；还包括介质层，介质层覆盖于衬底的整个上表面以及场氧化层和栅极多晶硅的上表面，栅极多晶硅上表面的介质层内开设有栅极接触孔；使得栅极多晶硅的上表面避免出现台阶和不平整，当在栅极多晶硅上表面的介质层内刻蚀栅极接触孔时，不再受栅极多晶硅上表面不平整的影响，能够刻蚀出完整的栅极接触孔。

公开(公告)号：CN111916495A

公开(公告)日：2020-11-10

申请号：CN202010557333.X

申请日：2020-06-18

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  李伟邦 ,  骆健 ,  董长城 ,  叶枫叶

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。

公开(公告)号：CN118173545A

公开(公告)日：2024-06-11

申请号：CN202211576821.0

申请日：2022-12-09

Applicant: 南瑞联研半导体有限责任公司

Inventor： 童颜 ,  严百强 ,  刘克明 ,  陈紫默 ,  方赏华 ,  莫申扬 ,  张大华 ,  骆健

IPC: H01L25/07 ,  H01L23/48

Abstract: 本发明公开了一种半刚性压接型半导体子模块，承压框架两端分别设置发射极金属凸块和底板；发射极金属凸块内置电路板；底板电连接多个芯片，每个芯片电连接一个金属片，多个芯片栅极电连接电路板；发射极金属凸块和承压框架之间通过导电板隔开，发射极金属凸块通过导电板电连接所有金属片。优点：设置了导电板，每颗芯片均电联接一起，热量可以分别横、纵向扩散，增加了导电片过热熔断的时间，同时提升器件的短路失效直通能力，提升了系统的安全性和可靠性。发射极金属凸块通过外力施加在导电板，受力位置避开导电板下方芯片上方的金属片，凸块隔着导电板的力作用在承压框架上，从而起到半刚性的压接效果。

公开(公告)号：CN116466216A

公开(公告)日：2023-07-21

申请号：CN202310333637.1

申请日：2023-03-31

Applicant: 南瑞联研半导体有限责任公司 ,  国网江苏省电力有限公司电力科学研究院

Inventor： 莫申扬 ,  童颜 ,  骆健 ,  陈舒 ,  陈静

IPC: G01R31/28

Abstract: 本发明公开了一种功率芯片电气性能测试装置，包括：装置底座，包括底座壳体、集电极金属结构和集电极端子；压装电极，包括压装电极壳，压装电极壳上方设有发射极端子，压装电极壳底部设有发射极金属结构；压装电极壳的侧面设有栅极端子和栅极顶针；传动腔和按键，压装电极壳通过施压弹簧装配在传动腔内，传动腔内设有传动齿轮，传动齿轮的一侧与按键啮合，另一侧与压装电极壳啮合，传动腔底部通过旋转组件与装置底座连接，按压按键，压装电极抬升的同时传动腔下移，所述传动腔被旋转组件撑起，按压并平移按键将所述压装电极旋转至测试工位或等待工位。本发明能够保证对功率芯片电极的压接连接，保证连接界面压力一致性，提高测试效率。

公开(公告)号：CN114242786A

公开(公告)日：2022-03-25

申请号：CN202111325349.9

申请日：2021-11-10

Applicant: 南瑞联研半导体有限责任公司

Inventor： 王鑫 ,  李宇柱 ,  骆健

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明公开了一种屏蔽栅型IGBT器件及其制造方法，包括：形成于第一掺杂类型的半导体衬底中的若干沟槽结构，沟槽结构包括顶部沟槽和深沟槽，顶部沟槽位于深沟槽两侧；顶部沟槽内设有栅介质层并填充多晶硅栅；深沟槽的底部表面和侧面形成有所述源极介质层，在深沟槽中填充下段多晶硅和若干间隔的上段多晶硅，上段多晶硅和下段多晶硅之间设置源极介质层、若干上段多晶硅之间也设置源极介质层；顶部沟槽）内的多晶硅栅通过第一接触孔连接到栅极；深沟槽内的上段多晶硅通过第二接触孔连接到发射极或栅极。优点：通过在深沟槽自由选择将上段多晶硅电性连接至栅极或者发射极，使得该器件的各极间电容调节非常灵活，能够使得器件的EMI有效降低。

公开(公告)号：CN112599598A

公开(公告)日：2021-04-02

申请号：CN202011578704.9

申请日：2020-12-28

Applicant: 南瑞联研半导体有限责任公司

Inventor： 叶枫叶 ,  李宇柱 ,  郑婷婷 ,  李伟邦 ,  骆健 ,  董长城

IPC: H01L29/739 ,  H01L29/423

Abstract: 本发明公开了半导体器件技术领域的一种IGBT沟槽栅排布结构，旨在解决现有技术中输入电容和米勒电容较小，沟道电流分布不均导致小电流开通过程中发生栅极振荡的技术问题。在衬底的一个表面上依次设置有介质层和发射极金属；在衬底朝向介质层的表面上设置若干个有源沟槽栅和虚拟沟槽栅，且在相邻两个虚拟沟槽栅之间连续设置两个有源沟槽栅；在相邻两个有源沟槽栅之间依次设有P+接触区、P型阱区和N型CS层，P+接触区位于介质层一侧；在有源沟槽栅和虚拟沟槽栅之间依次设有N+发射区、P型阱区和N型CS层，N+发射区位于介质层一侧；每个P+接触区和每个N+发射区分别通过设置在介质层上的与P+接触区和N+发射区一一对应的接触窗口与发射极金属导通。

公开(公告)号：CN112560318B

公开(公告)日：2024-05-14

申请号：CN202011530910.2

申请日：2020-12-22

Applicant: 南瑞联研半导体有限责任公司

Inventor： 潘政薇 ,  刘旭光 ,  董长城 ,  骆健

IPC: G06F30/23 ,  G06F30/28 ,  G06F30/367 ,  G06F113/08 ,  G06F119/14 ,  G06F119/08

Abstract: 本发明公开了一种不同工况下IGBT器件各物理层温度监测仿真方法，通过三维制图软件，建立IGBT器件的3D热仿真模型；将3D热仿真模型导入Icepak仿真软件，对3D热仿真模型进行瞬态CFD模拟计算；将CFD模拟计算结果作为Simplorer仿真软件的输入，创建降阶模型；使用Simplorer建立IGBT动态封装模型；基于封装模型在Simplorer中搭建单相PWM逆变电路拓扑模型，通过PWM控制所述拓扑模型，得到IGBT器件动态封装模型的电压和电流数据；将所述电压和电流数据输入降阶模型，得到IGBT、二极管的结温以及IGBT器件各物理层的温度随时间变化的曲线。本发明大大减少了仿真计算的时间。

公开(公告)号：CN113707711B

公开(公告)日：2024-03-29

申请号：CN202110962213.2

申请日：2021-08-20

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  王鑫 ,  董长城 ,  骆健

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法，包括衬底层（1）、主结环（2）和融合电阻环（4），主结环（2）和融合电阻环（4）均内嵌在衬底层（1）表层中，融合电阻环（4）与主结环（2）相邻，主结环（2）和融合电阻环（4）呈跑道状从内向外依次排列；退火推结工艺前主结环（2）和融合电阻环（4）之间有一定距离不接触，退火推结工艺后主结环（2）和融合电阻环（4）向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环，融合电阻环将在推结后与主结环融合在一起，增加主结边缘处的电阻以降低电场集中。