-
公开(公告)号：CN119170656B
公开(公告)日：2025-05-06
申请号：CN202411676733.7
申请日：2024-11-22
Applicant: 南京大学
IPC: H10D8/60 , H01L23/552 , H10D8/01
Abstract: 本发明提供了一种抗单粒子烧毁辐照效应的GaN整流器件及其制备方法，属于半导体技术领域。该GaN整流器件包括背面阴极金属层、n+氮化镓衬底层和n‑氮化镓漂移层，n‑氮化镓漂移层上开设有多个环形槽结构且内部生长有p+氧化镍层，n‑氮化镓漂移层上方设有肖特基接触金属层，p+氧化镍层上方设置有欧姆接触金属层并设置绝缘钝化层进行隔离。绝缘钝化层上开设有第一接触通孔和第二接触通孔，上方生长有相互隔离的正面第一阳极金属层和正面第二阳极金属层，分别通过第一接触通孔和第二接触通孔与肖特基接触金属层和欧姆接触金属层连接。能够解决现有GaN整流器因空穴在阳极附近积累，产生辐照损伤甚至单粒子烧毁的技术问题。
-
公开(公告)号：CN119364881B
公开(公告)日：2025-03-18
申请号：CN202411937687.1
申请日：2024-12-26
IPC: H10F30/29 , H10F77/14 , H10F77/1226
Abstract: 本申请公开了一种碳化硅探测器及其制作方法，涉及半导体领域，包括：碳化硅衬底层；位于碳化硅衬底层一侧的碳化硅基体层，碳化硅基体层包括层叠的第一碳化硅层、第二碳化硅层和第三碳化硅层；第三碳化硅层为阳极层，位于第二碳化硅层的第一区域，裸露第二碳化硅层的第二区域；第二碳化硅层的第二区域内具有N个漂移环，N个漂移环中，第1漂移环为闭环，其他漂移环围绕所述第1漂移环呈螺旋排布，第i+1漂移环的首端和所述第i漂移环的尾端相连；在平行于衬底层所在平面的平面内，阳极层位于第1漂移环的闭合区域内。本申请实施例所提供的碳化硅探测器，更容易获得极低漏电流的高性能器件，且无需制备分压器，工艺难度和成本大大降低。
-
公开(公告)号：CN119170630B
公开(公告)日：2025-03-14
申请号：CN202411679755.9
申请日：2024-11-22
Applicant: 南京大学
IPC: H10D30/47 , H01L23/552 , H10D30/01
Abstract: 本发明涉及半导体技术领域，尤其涉及一种具有抗单粒子效应辐照能力的氮化镓器件及其制作方法。本发明所设计的具有抗单粒子效应辐照能力的氮化镓器件，包括自下而上依次设置的衬底层、高阻层、背势垒层、氮化镓层、势垒层，以及设置在势垒层上的栅极、源极和漏极；其特征在于，所述氮化镓器件还包括单粒子辐照电荷引出电极，所述单粒子辐照电荷引出电极包括均匀布置在所述势垒层的顶面上的多个p型氮化镓块、在每个所述p型氮化镓块中部设置的欧姆金属柱以及用以连接各个分散的欧姆金属柱的互联金属片；通过单粒子辐照电荷引出电极能够为辐照感生空穴泄放至器件外部提供路径，提升了器件的抗辐照能力与可靠性。
-
公开(公告)号：CN119584582A
公开(公告)日：2025-03-07
申请号：CN202510131104.4
申请日：2025-02-06
Applicant: 南京大学
Abstract: 本发明提供了一种氮化镓基器件及其制备方法，属于半导体技术领域。包括衬底层、氮化镓层、势垒层，势垒层上设置有栅极P型氮化镓层和第一栅极金属层。栅极P型氮化镓层的两侧设置有源极欧姆金属层、漏极欧姆金属层，以及各自上方连接的源极场板金属层和漏极场板金属层，栅极P型氮化镓层和漏极欧姆金属层之间设置有空穴注入结构，空穴注入结构包括矩形P型氮化镓层、第二栅极金属层，以及穿设于矩形P型氮化镓层和第二栅极金属层中部并连接氮化镓层的欧姆金属柱，欧姆金属柱与漏极场板金属层连接。通过引入该特殊结构，可实现空穴的注入，进而有效地释放硬开关工作时器件表面陷阱和缓冲层陷阱中俘获的电子，提升器件长期工作的可靠性。
-
公开(公告)号：CN118571864A
公开(公告)日：2024-08-30
申请号：CN202411052943.9
申请日：2024-08-02
Applicant: 南京大学
IPC: H01L23/552 , H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明提供了一种抗辐照氮化镓功率二极管及其制作方法，属于半导体技术领域。采用上述制作方法制作的抗辐照氮化镓功率二极管，其与相关技术中的传统器件结构相比，通过将型氮化镓层分段间隔排列，在P型氮化镓层的间隔处以及P型氮化镓层和阳极欧姆金属层之间设置与下方氮化镓层直接接触的肖特基金属层。在反向偏置状态下，辐照产生的空穴能够经由P型氮化镓层的间隔处流动，并经由具有单向导电性的肖特基金属层高效地耗散至器件外部，解决现有技术中氮化镓功率二极管因辐照后发生阳极区域空穴积聚而导致的抗辐照能力差的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN118091356B
公开(公告)日：2024-08-02
申请号：CN202410469102.1
申请日：2024-04-18
Applicant: 南京大学
IPC: G01R31/26
Abstract: 本发明公开了一种辐照场景下半导体器件特性参数监测系统及方法，涉及半导体辐照、半导体特性参数测试领域。本系统包括分别设置于辐照保护单元a和辐照保护单元b中的漏极测试单元、栅极测试单元、特性参数监测单元、驱动单元、信息处理控制单元和信息传输单元，漏极测试单元、栅极测试单元分别向待测半导体器件发送测试信号，待测半导体器件通过特性参数监测单元连接信息处理控制单元监测辐照条件下待测半导体器件特性参数变化情况。本发明无需测试人员进出辐照间即可实现远距离智能化监测不同辐照条件下多个半导体器件的特性参数，具有操作简单、体积小、测试数量可达到万颗器件、测试结果准确快捷、判断器件工作状态等优点。
-
公开(公告)号：CN118116915B
公开(公告)日：2024-07-02
申请号：CN202410491715.5
申请日：2024-04-23
Applicant: 南京大学
IPC: H01L23/552 , H01L29/778 , H01L29/417 , H01L21/335 , H01L29/423 , H01L21/28
Abstract: 本发明公开一种梳齿状抗辐照GaN HEMT器件结构及其制作方法，属于半导体技术领域。本发明通过在栅极金属层漏极侧设有与势垒层直接接触的分段间隔交替排布的第一肖特基金属层与第二肖特基金属层，源极上的互联金属层与第一肖特基金属相连形成了横向的梳齿状结构一，这样设计能够最大程度上避免了全部肖特基金属层与第二顶层金属层相连时源极上互联金属场板过短从而影响到器件的击穿能力的问题；第二顶层金属层与第二肖特基金属层相连形成了纵向的梳齿状结构二，这样设计能够避免全部肖特基金属层与源极相连时漏电过大的问题；上述结构设计，使得辐照产生的感生电荷能够从第一、二肖特基金属层流出晶体管，防止正电荷积累导致的辐照损伤现象。
-
公开(公告)号：CN118116915A
公开(公告)日：2024-05-31
申请号：CN202410491715.5
申请日：2024-04-23
Applicant: 南京大学
IPC: H01L23/552 , H01L29/778 , H01L29/417 , H01L21/335 , H01L29/423 , H01L21/28
Abstract: 本发明公开一种梳齿状抗辐照GaN HEMT器件结构及其制作方法，属于半导体技术领域。本发明通过在栅极金属层漏极侧设有与势垒层直接接触的分段间隔交替排布的第一肖特基金属层与第二肖特基金属层，源极上的互联金属层与第一肖特基金属相连形成了横向的梳齿状结构一，这样设计能够最大程度上避免了全部肖特基金属层与第二顶层金属层相连时源极上互联金属场板过短从而影响到器件的击穿能力的问题；第二顶层金属层与第二肖特基金属层相连形成了纵向的梳齿状结构二，这样设计能够避免全部肖特基金属层与源极相连时漏电过大的问题；上述结构设计，使得辐照产生的感生电荷能够从第一、二肖特基金属层流出晶体管，防止正电荷积累导致的辐照损伤现象。
-
公开(公告)号：CN113972263B
公开(公告)日：2024-04-09
申请号：CN202111229966.9
申请日：2021-10-20
Applicant: 南京大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种增强型AlGaN/GaN HEMT器件及制备方法。该器件包括自下而上依次设置的衬底、成核层、缓冲层、GaN沟道层、势垒层、组分渐变InGaN帽层和钝化层；组分渐变InGaN帽层厚度小于等于300nm，帽层内不进行掺杂，帽层中的In组分沿材料生长方向自下而上由0渐变增长至x，其中0＜x≤1。本发明采用极化掺杂技术，将传统的p型GaN帽层替换为渐变组分InGaN帽层，在无需杂质掺杂的情况下实现了p型掺杂，避免了杂质掺杂引入的栅区域可靠性问题，显著提升了器件的正向栅极耐压，可应用于高频功率开关电路中。
-
公开(公告)号：CN117110824B
公开(公告)日：2024-01-30
申请号：CN202311370126.3
申请日：2023-10-23
Applicant: 南京大学
IPC: G01R31/26
Abstract: 本发明公开了半导体器件原位测试系统，涉及半导体性能测试技术领域。本发明包括静态测试单元、静态测试通道、动态测试单元、动态测试通道和通道切换控制单元；静态测试单元经静态测试通道连接待测半导体器件，静态测试单元用于输出静态测试信号并显示待测半导体器件的静态测试数据；动态测试单元经动态测试通道连接待测半导体器件，动态测试单元用于输出动态测试信号并显示待测半导体器件的动态测试数据；通道切换控制单元分别连接静态测试通道和动态测试通道。本发明可以实现第三代半导体器件的静态特性、动态特性和退化特性测试。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.026 seconds)
