-
公开(公告)号：CN100542029C
公开(公告)日：2009-09-16
申请号：CN200510090545.7
申请日：2005-08-17
Applicant: 华为技术有限公司
Inventor： 王小璐
IPC: H03K3/84
Abstract: 本发明公开了两种伪随机序列发生装置，第一种装置包含：k个伪随机序列发生器；所述伪随机序列发生器为：由相位间隔为1的伪随机序列发生器的移位矩阵乘t次的结果矩阵，推导获得的相位间隔t的伪随机序列发生器；k个伪随机序列发生器与同一个参考时钟相连，分别接收种子数据，在一个参考时钟周期里，分别输出1比特数据，共输出并列的k比特数据，作为伪随机序列数据输出到外部；k、t均为大于1的自然数。第二种装置包含1个伪随机序列发生器，所述的伪随机序列发生器也为上述的相位间隔t的伪随机序列发生器；t为大于1的自然数。本发明提供的两种伪随机序列发生装置，能够在每个参考时钟周期里输出多比特伪随机码，提高数据流的产生速度。
-
公开(公告)号：CN100484047C
公开(公告)日：2009-04-29
申请号：CN200510066292.X
申请日：2005-04-26
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种信息缓存系统，包括一级缓存单元和二级缓存单元，该系统工作原理是：首先，将外部信息源产生的数据信息存入一级缓存单元中；当一级缓存单元存完一个存储周期的数据信息时，判断二级缓存单元是否可写，如果是，则将一级缓存单元存储的数据信息写入二级缓存单元，且待二级缓存单元写满后，将二级缓存单元置位为可读状态，继续在一级缓存单元中写入新的信息；否则，直接在一级缓存单元中写入新信息，并刷新已存储的信息；在信息读取过程中，判断二级缓存单元是否可读，如果是，则从二级缓存单元读取数据信息，且在读取完数据信息后，将二级缓存单元置位为可写状态；否则，等待下一个信息读取循环。本发明还公开了一种信息缓存方法。
-
公开(公告)号：CN100407869C
公开(公告)日：2008-07-30
申请号：CN200510079789.5
申请日：2005-06-28
Applicant: 华为技术有限公司
IPC: H04Q7/38
Abstract: 本发明公开了一种实现IPDL的装置，至少包括根据空闲周期指示信号在小区合路数据信号中插入空闲周期的IPDL插入模块，该装置进一步包括随机数产生模块和IPDL计算模块，其中所述随机数产生模块，用于根据所述IPDL计算模块发送来的随机数种子，计算出随机数，并将所述随机数返回给IPDL计算模块；所述IPDL计算模块，用于根据系统配置的IPDL参数以及所述随机数产生模块返回的随机数，计算空闲周期的位置，并在空闲周期内向所述IPDL插入模块输出空闲周期指示信号。本发明提高了计算IPDL位置的速度，减少了下行调制芯片的处理延迟，提高了下行调制芯片处理的实时性，本发明还简化了系统的架构。
-
公开(公告)号：CN101227689A
公开(公告)日：2008-07-23
申请号：CN200810006008.3
申请日：2008-01-18
Applicant: 华为技术有限公司
Abstract: 本发明涉及一种信息上报方法及装置，其中方法包括：根据写入信息的写指针和读取信息的读指针，设置先进先出存储器的第一状态标志位；当所述先进先出存储器的第一状态标志位为非空时，发送请求读取信息的中断请求；根据所述中断请求，读取信息。装置包括：第一设置模块，用于根据写入信息的写指针和读取信息的读指针，设置先进先出存储器的第一状态标志位；发送模块，用于当所述先进先出存储器的第一状态标志位为非空时，发送请求读取信息的中断请求；读取模块，用于根据所述中断请求，读取信息。本发明克服了现有技术采用请求排队电路实现信息上报占用大量逻辑资源的缺点。
-
公开(公告)号：CN1889758A
公开(公告)日：2007-01-03
申请号：CN200510079789.5
申请日：2005-06-28
Applicant: 华为技术有限公司
IPC: H04Q7/38
Abstract: 本发明公开了一种实现IPDL的装置，至少包括根据空闲周期指示信号在小区合路数据信号中插入空闲周期的IPDL插入模块，该装置进一步包括随机数产生模块和IPDL计算模块，其中所述随机数产生模块，用于根据所述IPDL计算模块发送来的随机数种子，计算出随机数，并将所述随机数返回给IPDL计算模块；所述IPDL计算模块，用于根据系统配置的IPDL参数以及所述随机数产生模块返回的随机数，计算空闲周期的位置，并在空闲周期内向所述IPDL插入模块输出空闲周期指示信号。本发明提高了计算IPDL位置的速度，减少了下行调制芯片的处理延迟，提高了下行调制芯片处理的实时性，本发明还简化了系统的架构。
-
Patent Agency Ranking
公开(公告)号：CN1858999A
公开(公告)日：2006-11-08
申请号：CN200510090545.7
申请日：2005-08-17
Applicant: 华为技术有限公司
Inventor： 王小璐
IPC: H03K3/84
Abstract: 本发明公开了两种伪随机序列发生装置，第一种装置包含：k个伪随机序列发生器；k个伪随机序列发生器与同一个参考时钟相连，分别接收种子数据，在一个参考时钟周期里，分别输出1比特数据，共输出并列的k比特数据，作为伪随机序列数据输出到外部；k为大于1的自然数。第二种装置包含1个伪随机序列发生器，所述的伪随机序列发生器为相位间隔t的伪随机序列发生器；t为大于1的自然数。本发明提供的两种伪随机序列发生装置，能够在每个参考时钟周期里输出多比特伪随机码，提高数据流的产生速度。
-
公开(公告)号：CN1671090A
公开(公告)日：2005-09-21
申请号：CN200410030353.2
申请日：2004-03-19
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种计算平方根的装置，该装置包括串联连接的多级计算电路，各级计算电路依次计算出平方根的一个比特位，其中首级计算电路计算出平方根的最高比特位，末级计算电路计算出平方根的最低比特位。该装置根据输入的被开方数，从首级开始每级加入输入的被开方数的低2位进行判断，逐位计算平方根的各位。该装置具有运算简单、所用资源少和处理延时小等特点。
-
公开(公告)号：CN1518312A
公开(公告)日：2004-08-04
申请号：CN03101274.4
申请日：2003-01-17
Applicant: 华为技术有限公司
Abstract: 本发明涉及一种多通道数据处理的方法及装置，本发明是将对多通道数据的查询方式设计为事件触发的查询方式，即当各通道均无接收数据时，查询过程停止，当某一通道或几个通道接收数据时，触发多通道数据查询过程开始，在多通道数据查询过程中对各通道的数据进行排队处理，且在同步处理部分的处理则仅对数据进行一级缓存即可。因此，本发明减少了数据处理芯片进行多通道数据处理时的功耗，同时降低了数据处理芯片的数据处理复杂程度。
-
公开(公告)号：CN102193774B
公开(公告)日：2014-04-02
申请号：CN201010117692.X
申请日：2010-03-04
Applicant: 华为技术有限公司
Abstract: 本发明实施例公开了一种数据读取方法及装置，所述方法包括：将来自数据输入端的第一个有效数据写入内部存储器时的计时值加上预定时长，获取实际时间延迟值，所述计时值从接收到同步信号时开始计时，所述同步信号根据基准同步信号得到，所述基准同步信号与所述数据输入端接收到的基准同步信号同时得到，其中，在所述预定时长内，写入所述内部存储器的数据总量小于所述内部存储器的容量；接收根据所述实际时间延迟值发送的数据读取指示；根据所述数据读取指示，从所述内部存储器中读取所述数据输入端发送来的数据。本发明适用于数据的跨系统传输。
-
公开(公告)号：CN101834582B
公开(公告)日：2013-09-11
申请号：CN201010187433.4
申请日：2010-05-28
Applicant: 华为技术有限公司
IPC: H03H17/02
Abstract: 本发明实施例公开了一种优化FIR滤波器的方法及装置，属于计算机领域。所述方法包括：当判断出样点序列中的值非常为零的样点段和值常为零的样点段的排列规律周期性地变化以及任意值非常为零的样点段包括的输入样点的个数小于FIR滤波器的抽头数目时，根据落在输入窗中的值非常为零的输入样点个数，确定所述FIR滤波器的乘法器个数和加法器个数；将不同变化周期中的位置相同的输入样点的编号映射成同一个新编号，根据一个变化周期中的输入样点的时域表达式和输入样点的值，建立所述新编号与抽头系数的对应关系。所述装置包括：判断模块、确定模块和第二创建模块。本发明实施例能够减少FIR滤波器的面积、功耗和成本。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.026 seconds)
