-
公开(公告)号：CN109086202A
公开(公告)日：2018-12-25
申请号：CN201810796986.6
申请日：2018-07-19
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种基于关联规则的FPGA/IP核代码规则检查方法，涉及FPGA/IP核验证技术领域。本发明的方法效率高、自动化程度高。测试人员在使用代码规则检查工具针对代码完成初步的规则检查，得到违反工具内部语法规则的检查结果之后，即可利用自动化的数据分析脚本与关联规则进行匹配，对检查结果进行分析，给出代码存在缺陷情况的判断，而不需要人工对每一条工具结果进行详细的分析、判断。本发明的方法可靠性好。代码规则检查过程依赖于代码规则检查工具以及已确认的代码缺陷数据，仅在最后一步经过测试人员的人工确认，尽可能避免引入人为操作，有效减少了因测试人员水平有限、精力不足等人为因素导致的缺陷误报、漏报情况，得到更可靠的代码规则检查结果。
-
-
公开(公告)号：CN117134880A
公开(公告)日：2023-11-28
申请号：CN202311090844.5
申请日：2023-08-28
Applicant: 北京计算机技术及应用研究所
IPC: H04L9/00 , H04B17/391 , G06F21/76
Abstract: 本发明涉及一种基于QEMU仿真的C代码级侧信道能量迹对齐预处理方法，属于芯片安全检测技术领域。本发明的方法较传统方法，能够完全对齐能量迹曲线，使仿真能量迹中寄存器数值与当前程序指令完全同步，减少能量迹曲线水平噪声对后续侧信道分析的影响；经过对齐预处理后，后续相关能量侧信道分析所需能量迹曲线数目更少，可减少能量迹曲线采集数量，减少整体侧信道分析时间耗时。
-
公开(公告)号：CN109032934B
公开(公告)日：2021-07-02
申请号：CN201810749749.4
申请日：2018-07-10
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种FPGA/IP核逻辑代码安全规则检测方法，涉及FPGA/IP核验证技术领域。本发明根据所设计的自定义安全规则检测条款和现有商业条款相结合，在自定义安全规则检测条款增加并实现了FPGA状态机死锁、内部三态等规则条款，提高了FPGA代码的质量；删减根本不适用于FPGA的可测试性设计的规则、电气特性检测等规则，有效的降低了无效警示规则条款。
-
公开(公告)号：CN109711159B
公开(公告)日：2020-11-10
申请号：CN201811414674.0
申请日：2018-11-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于信息流的IP核RTL级代码安全漏洞检测方法，包括：输入待测RTL代码；对RTL代码进行词法语法解析，生成语法抽象树；根据语法抽象树的数据流，对表达式进行信息流处理，为操作数添加“污迹”标签，并添加标签传播逻辑；组合经过信息流处理后单操作符的表达式，生成赋值语句的总信息流表达式；判断代码是否已经全部处理完；生成带有信息流标签和传播逻辑的代码；根据安全需求编写安全属性，在带有信息流标签和传播逻辑的代码的基础上生成安全属性；将安全属性断言和带有信息流标签和传播逻辑的代码进行仿真验证/形式化验证；得出安全性验证结论。本发明实现了对IP核设计RTL级代码中存在的安全漏洞的检测。
-
Patent Agency Ranking
公开(公告)号：CN111427799A
公开(公告)日：2020-07-17
申请号：CN202010289249.4
申请日：2020-04-14
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种IP核安全路径选取与切断方法，其中，包括：步骤1：对待测IP核代码进行信息流处理，为每一个信号添加污迹标签；步骤2：将起点DI的污迹标记位DIt始终约束为高；步骤3：切断起点DI的所有驱动信号；步骤4：判断起点DI的污迹标记位DIt是否为高，如果起点DI为低则起点DI与终点DO之间不存在数据路径，转步骤7，如果为高则进行步骤5；步骤5：判断路径(DI,A,DO)的节点A的标记位At是否为高，如果标记位At为低，则起点DI与起点DO之间存在数据路径，但不存在路径(DI,A,DO)，转步骤7，如果为高则进行步骤6；步骤6：寻找除路径(DI,A,DO)之外其他存在的路径，约束所选路径的信号污迹标签始终为低；步骤7：结束。本发明对IP核的数据路径进行约束处理，提高了验证的精确性、降低误报率，有很高的市场价值。
-
公开(公告)号：CN111427798A
公开(公告)日：2020-07-17
申请号：CN202010288244.X
申请日：2020-04-14
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种IP核超长路径可组合证明系统，其中，包括：步骤1：对待测IP核代码进行信息流处理；步骤2：判断中间节点是否超过超长路径的最小节点数；步骤4：选取一条子路径，将起点信号的污迹标记位始终约束为高；步骤5：切断起点信号所有驱动信号；步骤6：判断终点信号的污迹标记位是否为高；步骤7：判断所有子路径是否证明完成，如果未完成则进行步骤4，如已全部证明完成，则得出超长路径存在的结论；步骤8：结束。本发明解决了IP核安全检测中数据级联复杂，数据路径级联过于复杂造成的难以直接验证和验证效率低的技术问题。
-
公开(公告)号：CN109032934A
公开(公告)日：2018-12-18
申请号：CN201810749749.4
申请日：2018-07-10
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
CPC classification number: G06F11/3604
Abstract: 本发明涉及一种FPGA/IP核逻辑代码安全规则检测方法，涉及FPGA/IP核验证技术领域。本发明根据所设计的自定义安全规则检测条款和现有商业条款相结合，在自定义安全规则检测条款增加并实现了FPGA状态机死锁、内部三态等规则条款，提高了FPGA代码的质量；删减根本不适用于FPGA的可测试性设计的规则、电气特性检测等规则，有效的降低了无效警示规则条款。
-
公开(公告)号：CN106802848A
公开(公告)日：2017-06-06
申请号：CN201611187712.4
申请日：2016-12-20
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/26
CPC classification number: G06F11/261 , G06F11/26
Abstract: 本发明公开了一种寄存器传输级N模冗余设计的半自动化验证方法，包括：对n模冗余的待验证平台的寄存器的输出进行检查；接收待验证平台的寄存器1‑n的输出值，判断寄存器1‑n的输出值是否相等，如相等则此步验证通过；定义二进制数值data；每个系统时钟给data的最低位加1，将data的n位的每一位分别赋给寄存器1‑n，待验证平台根据每个系统时钟的上升沿的寄存器1‑n的值，在每个系统时钟的下降沿，输出投票输出结果；在每个系统时钟，计算所有寄存器值为1和0的寄存器的数量，如寄存器值为1的寄存器较多，则a＝1，如寄存器值为0的寄存器较多，则令a＝0；检查待验证平台的投票输出结果是否等于a，数量最多的取值，如等于，则本步验证通过。
-
公开(公告)号：CN117271282A
公开(公告)日：2023-12-22
申请号：CN202311063006.9
申请日：2023-08-23
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于QEMU仿真的C代码级侧信道泄漏能量迹采集方法，属于芯片安全检测技术领域。相较于传统的侧信道评估方法(测试设备/硬件等+分析软件)，采用本发明的能量迹采集方法无需购置昂贵采集硬件设备，只需在普通计算机上即可进行快速仿真和测试。相较于物理硬件采集，本发明使用软件仿真可以消除噪声(物理采集不可避免带来噪声)，从而提高准确性并减少采集数据量。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.028 seconds)
