公开(公告)号：CN118016121A

公开(公告)日：2024-05-10

申请号：CN202410265933.7

申请日：2024-03-08

Applicant: 北京大学

Inventor： 王宗巍 ,  杨宇航 ,  蔡一茂 ,  黄如

IPC: G11C11/408 ,  G11C11/4094 ,  G11C11/4097 ,  G11C5/02

Abstract: 本发明提供了一种高密度存储阵列及其操作方法，属于存储器和CMOS集成电路技术领域。该高密度存储阵列基于现有的2T0C存储阵列，改变了现有阵列中存储单元间写晶体管的连接关系，阵列相邻行的存储单元的写晶体管之间源漏直接连接，消除了现有阵列相邻行存储单元写晶体管隔离带来的面积开销。同时提出了该阵列写入的操作方法，通过控制阵列写字线和写位线，实现将阵列各行写入到所需的任意状态。本发明降低了阵列中存储单元面积，提高阵列存储密度，具有广阔的应用前景。

公开(公告)号：CN117615581A

公开(公告)日：2024-02-27

申请号：CN202311782146.1

申请日：2023-12-22

Applicant: 北京大学

Inventor： 王宗巍 ,  杨宇航 ,  蔡一茂 ,  鲍盛誉

IPC: H10B63/00 ,  H10B51/30 ,  H10B53/30 ,  H10B61/00 ,  H10B63/10 ,  G11C11/4097 ,  G11C11/408 ,  G11C11/419

Abstract: 本发明一种半导体存储单元及其阵列结构，属于半导体和CMOS混合集成电路技术领域。本发明半导体存储单元包括NMOS管N1、NMOS管N2和存储器件R，其中，N1的漏极连接N2的漏极，形成共用结构，N1的源极和N2的源极都连接源线SL，N1栅极接字线WL1、N2栅极接字线WL2，存储器件R一端接位线BL，另一端接N1、N2漏极连接处；将该存储单元沿横向、纵向重复排列成阵列结构，其中，同一行存储单元共用一条源线SL、共用一条位线BL，同一行上相邻存储单元的相邻NMOS管的源极相连至该行源线SL，同一列存储单元共用两条字线。本发明可以有效降低存储单元面积，提高存储阵列的密度。

公开(公告)号：CN116935929A

公开(公告)日：2023-10-24

申请号：CN202310736107.1

申请日：2023-06-20

Applicant: 北京大学

Inventor： 王宗巍 ,  杨宇航 ,  蔡一茂 ,  黄如

IPC: G11C16/04 ,  H10B41/20 ,  H10B41/41 ,  H10B43/20 ,  H10B43/40 ,  G11C16/10 ,  G11C16/26 ,  G11C5/06

Abstract: 本发明提供一种互补式存储电路及存储器，其中的互补式存储电路包括呈矩阵阵列分布的存储单元，存储单元包括交替连接的至少一组P沟道场效应晶体管和N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接。利用上述发明能够提高存储阵列的密度，降低对场效应晶体管的驱动能力的要求。