-
公开(公告)号：CN101752001A
公开(公告)日：2010-06-23
申请号：CN200810239494.3
申请日：2008-12-12
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G11C16/22
Abstract: 本发明提出一种在集成电路设计时防止存储于可编程非易失存储器中的内容被误改写的方法。利用对禁止改写地址的指示信号对可编程非易失存储器的写使能信号的控制，以及将该指示信号的引线放入划片槽，在可编程非易失存储器完成内容下载后，进行划断处理，达到在硬件上防止可编程非易失存储器中的内容被改写的目的。
-
公开(公告)号：CN1834968A
公开(公告)日：2006-09-20
申请号：CN200510053854.7
申请日：2005-03-14
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G06F17/50
Abstract: 该发明为一种集成电路设计多方案选择的方法及电路，通过位置寄存器、方案选择寄存器及译码控制等逻辑电路的组合设计，采用逻辑选择的方法，实现集成电路在线设计方案及设计参数的选择、对比及修改。该发明内部定义了位置寄存器与选择寄存器，并根据不同电路对PAD个数的不同要求，采用并行或串行方式进行寄存器设置。然后通过对这两个寄存器的译码输出对应的选择控制信号，最终通过MOS开关管进行方案选择。该发明在一块电路上可方便实现多个方案的对比，且可排除不同芯片间的工艺偏差对方案选择带来的干扰。相比较传统的FIB方法，成本低，实现可靠，可以方便地完成优化电路参数，比较不同设计方案性能的工作。
-
公开(公告)号：CN102541649B
公开(公告)日：2013-08-14
申请号：CN201010622318.5
申请日：2010-12-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F9/48
Abstract: 本发明提出了一种可配置中断程序运行模式的中断控制器。在嵌入式微处理器应用中，此中断控制器支持运行在高级别模式下的系统程序配置各中断程序的运行模式，为多方协同开发系统程序、用户程序、中断程序提供了很好的灵活性和安全性。
-
公开(公告)号：CN101752001B
公开(公告)日：2012-10-17
申请号：CN200810239494.3
申请日：2008-12-12
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G11C16/22
Abstract: 本发明提出一种在集成电路设计时防止存储于可编程非易失存储器中的内容被误改写的方法。利用对禁止改写地址的指示信号对可编程非易失存储器的写使能信号的控制，以及将该指示信号的引线放入划片槽，在可编程非易失存储器完成内容下载后，进行划断处理，达到在硬件上防止可编程非易失存储器中的内容被改写的目的。
-
公开(公告)号：CN102541673A
公开(公告)日：2012-07-04
申请号：CN201010622293.9
申请日：2010-12-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/07
Abstract: 本发明是一种CPU取指令异常的安全处理方法，主要应用于智能卡的存储器安全访问控制系统中。当系统由于外界条件干扰出现运行混乱而访问非授权程序区时，或者攻击者故意访问非授权程序区时，安全访问控制系统将会根据预先设置的权限列表，检测到出现的取指令异常，并且对其不合法的取指令操作返回一个特殊的指令码，在CPU执行完成此指令码后，会使得芯片进入到一个固定的安全状态，从而避免系统运行异常导致的数据丢失、敏感信息泄露以及被攻击者操纵。
-
Patent Agency Ranking
公开(公告)号：CN101162484A
公开(公告)日：2008-04-16
申请号：CN200610113628.8
申请日：2006-10-10
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G06F21/00 , H01L27/02 , H01L23/522 , H01L23/58
Abstract: 本发明提出了一种新的抗有源攻击的方法，在集成电路设计中采用该方法可在一定程度上抵抗有源攻击，防止攻击者通过有源方式对正在工作的电路进行强制设置，改变电路工作状态，从而破解电路。本发明提出的抗有源攻击的方法采用通过一组串行的寄存器的时钟端引出线在芯片的顶层进行无规则地绕线覆盖，如果外部的有源探针碰触到该绕线组时会使芯片产生复位，从而达到抗击外部有源攻击的目的。
-
公开(公告)号：CN1949509A
公开(公告)日：2007-04-18
申请号：CN200510112696.8
申请日：2005-10-14
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明提出了一种基于CMOS工艺的应用于射频识别芯片的片上静电放电(ESD)保护电路，它由芯片上用于连接芯片外部天线的两个压点对芯片地的静电放电保护电路和芯片内部与压点直接或者间接连接的电路两部分构成，给出了电路结构与设计方法。射频识别芯片产品(卡或标签)的生产加工要经过芯片加工、测试与封装等一系列复杂的工序，在整个生产过程中ESD现象比较严重，因此芯片的片上ESD保护电路是保证芯片避免ESD失效的重要措施。本发明提出的ESD保护电路考虑了人体模型(HBM)、机器模型(MM)和充电器件模型(CDM)三种放电模型，同时也兼顾了ESD保护电路的有效性以及对工艺的不敏感性，是一种鲁棒性强的用于射频识别芯片的ESD保护电路。
-
公开(公告)号：CN102567774A
公开(公告)日：2012-07-11
申请号：CN201010622295.8
申请日：2010-12-27
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G06K19/073 , G06F21/00
Abstract: 本发明公开了一种智能卡安全防护方法，该方法采用分时、分布的方式对CPU进行实时运行次序规则监测，检测CPU的运行是否符合运行次序规则，一旦检测到程序运行次序有误，将终止错误程序运行，触发芯片进行异常处理，保证程序按照正确的运行顺序执行，防止程序跑飞，在智能卡芯片受到外部攻击或运行环境不稳定时提供有效的安全防护。本发明同时公开了实现上述方法的一种电路，包括当前指令码寄存器(20)、跳转目的地址寄存器(16)、PC寄存器(14)、PC_PRO寄存器(22)、加法器(24)、比较器(15)、比较器(17)、比较器(26)、比较器(21)、监测电路1(38)以及监测电路(39)；该电路采用监测电路1和监测电路2对CPU运行次序的监测，如发生运行异常，将在不同时刻触发智能卡芯片进入异常处理，防止芯片发生异常。
-
公开(公告)号：CN100504886C
公开(公告)日：2009-06-24
申请号：CN200510053854.7
申请日：2005-03-14
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G06F17/50
Abstract: 该发明为一种集成电路设计多方案选择电路，通过位置选择寄存器、方案选择寄存器及译码控制等逻辑电路的组合设计，采用逻辑选择的方法，实现集成电路在线设计方案及设计参数的选择、对比及修改。该发明内部定义了位置选择寄存器与方案选择寄存器，并根据不同电路对PAD个数的不同要求，采用并行或串行方式进行寄存器设置。然后通过对这两个寄存器的译码输出对应的选择控制信号，最终通过MOS开关管进行方案选择。该发明在一块电路上可方便实现多个方案的对比，且可排除不同芯片间的工艺偏差对方案选择带来的干扰。相比较传统的FIB方法，成本低，实现可靠，可以方便地完成优化电路参数，比较不同设计方案性能的工作。
-
公开(公告)号：CN1979367A
公开(公告)日：2007-06-13
申请号：CN200510126025.7
申请日：2005-11-30
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 叶茵
IPC: G05F1/63
Abstract: 本发明提出一种在芯片的WAFER测试阶段采用测试仪的高精度测试通道对集成电路芯片进行器件参数校准的方法，该方法可克服集成电路制造工艺带来的电路参数偏差，简化电路设计，提高集成电路中的参数设计精度。此方法带来的测试开销小，在产品的量产测试中可实现性好。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.031 seconds)
