-
公开(公告)号：CN109411572A
公开(公告)日：2019-03-01
申请号：CN201810900221.2
申请日：2018-08-09
Applicant: 信越半导体株式会社
Inventor： 石崎顺也
IPC: H01L33/00
Abstract: 本发明提供一种发光组件的制造方法，为减低将发光组件自具有晶格不匹配系窗层兼支承基板的半导体基板，透过刻划及劈裂予以分离时的劈裂不良率，在基板以晶格匹配系材料磊晶出第一半导体层、活性层及第二半导体层而形成发光层部，以与发光层部为晶格不匹配系材料磊晶出窗层兼支承基板，除去基板，形成第一欧姆电极，形成除去部，在除去部形成第二欧姆电极，由此制造半导体基板，自半导体基板以刻划及劈裂而分离发光组件，通过在与半导体基板发光层部形成面的反面，形成窗层兼支承基板中残留厚度为70μm以下沟槽，通过刻划及劈裂分离发光组件。
-
公开(公告)号：CN107851699A
公开(公告)日：2018-03-27
申请号：CN201680042450.4
申请日：2016-08-29
Applicant: 信越半导体株式会社
Abstract: 一种发光组件的安装方法，于起始基板上，以起始基板相晶格匹配系材料，通过磊晶成长依序形成第一半导体层、活性层、第二半导体层及缓冲层；于缓冲层上，以对于起始基板为非晶格匹配系材料，通过磊晶成长形成窗层兼支承基板；去除起始基板；于第一半导体层上形成第一欧姆电极；于部分形成露出第二半导体层、缓冲层或窗层兼支承基板的除去部而设置段差；于除去部形成第二欧姆电极；分离形成有第一及第二欧姆电极的发光组件而制作发光组件芯片，以及于安装基板覆晶安装发光组件芯片，使发光组件芯片的形成第一及第二欧姆电极侧为安装基板侧。
-
公开(公告)号：CN1835255A
公开(公告)日：2006-09-20
申请号：CN200610058845.1
申请日：2002-04-25
Applicant: 信越半导体株式会社
Inventor： 石崎顺也
IPC: H01L33/00
Abstract: 当采用有机金属汽相生长法生长p型MgxZn1－xO时，在生长期间和/或完成生长以后，在含氧气氛中对MgxZn1－xO进行热处理。此外，在汽相生长半导体层时，采用紫外线照射待生长的基片表面和材料气体。另外，当采用原子层外延(exitaxy)形成具有x轴取向沿层的厚度方向的MgxZn1－xO缓冲层时，首先生长金属单原子层。再有，采用主要由含有Se或Te的ZnO的半导体材料，来形成ZnO半导体有源层。采用这些技术形成发光元件。
-
公开(公告)号：CN1264229C
公开(公告)日：2006-07-12
申请号：CN01819811.2
申请日：2001-11-28
Applicant: 信越半导体株式会社
IPC: H01L33/00 , H01L21/365
Abstract: 本发明的发光组件(1)，具有由p型被覆层(2)、活性层(33)以及n型被覆层(34)依这一顺序叠层而得到的发光层部，且p型被覆层(2)由p型MgxZn1-xO(其中，0＜x≤1)层构成。再者，利用MOVPE法形成该层，这样可有效地抑制成膜中氧缺损的发生，得到具有良好特性的p型MgxZn1-xO层。
-
公开(公告)号：CN120019472A
公开(公告)日：2025-05-16
申请号：CN202380072090.2
申请日：2023-08-29
Applicant: 信越半导体株式会社
IPC: H01L21/02 , H01L21/304 , H01L21/52 , H10H20/01
Abstract: 本发明为一种接合晶圆的接合不良部的去除方法，其为去除接合晶圆的接合不良部的方法，该接合晶圆具有具备由(AlyGa1‑y)xIn1‑xP(0.4≤x≤0.6，0≤y≤0.5)构成的活性层的发光元件构造，且通过将热固化型接合构件固化从而将发光元件构造接合在透射发光波长的光的透明基板上，其特征在于，通过将所述接合晶圆导入至等离子体气氛下，选择性破坏热固化型接合构件固化不充分的所述接合不良部，从而将其去除。由此，提供一种接合晶圆的接合不良部的去除方法，其对于接合晶圆中的固化不良部，无需利用测定等手段即可将其去除，该接合晶圆经由热固化型接合构件将具有AlGaInP系的活性层的发光元件构造与透明基板接合。
-
Patent Agency Ranking
公开(公告)号：CN118176329A
公开(公告)日：2024-06-11
申请号：CN202280067121.0
申请日：2022-08-25
Applicant: 信越半导体株式会社
Abstract: 本发明为一种异质外延膜的制作方法，其为使3C‑SiC单晶膜在单晶Si基板上异质外延生长后将其剥离的异质外延膜的制作方法，该制作方法包括：使用减压CVD装置，通过氢焙去除单晶硅基板的表面的自然氧化膜的第一工序；一边供给包含碳与硅的源气体，一边在1333Pa以下、300～950℃以下的条件下进行SiC的核形成的第二工序；在1333Pa以下、800℃以上且小于1200℃的条件下形成3C‑SiC单晶膜并且在3C‑SiC单晶膜正下方形成空位的第三工序；及利用空位剥离3C‑SiC单晶膜从而制作异质外延膜的第四工序。由此，提供一种对器件造成的损伤少且减少材料的损失而效率良好地得到薄膜状的异质外延膜的方法。
-
公开(公告)号：CN117581333A
公开(公告)日：2024-02-20
申请号：CN202280045817.3
申请日：2022-06-20
Applicant: 信越半导体株式会社
IPC: H01L21/02
Abstract: 本发明为一种接合型晶圆，其为外延晶圆与支撑基板通过接合材料而接合的接合型晶圆，该外延晶圆为不同热膨胀系数的材料通过外延生长层叠在生长基板上的具有异质接合结构的外延晶圆，该接合型晶圆的特征在于，所述接合材料的平均厚度为0.01μm以上且0.6μm以下。由此，提供一种在用热固化型接合材料将具有翘曲的半导体外延基板与支撑基板接合时，能够改善由半导体外延基板的翘曲和随着热变化而发生变化的翘曲引起的接合材料的膜厚分布的接合型晶圆及其制造方法。
-
公开(公告)号：CN110534625B
公开(公告)日：2022-12-23
申请号：CN201910880386.2
申请日：2016-08-15
Applicant: 信越半导体株式会社
Abstract: 本发明提供一种发光组件，具有经除去发光部的除去部、除去部以外的非除去部、设置于非除去部的第一半导体层的表面上的一第一欧姆电极、以及设置于除去部的窗层兼支持基板的表面上的一第二欧姆电极，第一半导体层的表面以及发光部的侧面的至少一部分以绝缘保护膜所覆盖，第一半导体层的表面上的第一欧姆电极的形成部以外、窗层兼支持基板的表面上除去部中的第二欧姆电极的形成部以外、以及窗层兼支持基板的侧面及内面经表面粗糙化。因此，能以对发光部与窗层兼支持基板的较多的区域予以表面粗糙化来提升发光组件的外部量子效率。
-
公开(公告)号：CN110678964A
公开(公告)日：2020-01-10
申请号：CN201880034863.7
申请日：2018-05-25
Applicant: 信越半导体株式会社
IPC: H01L21/205 , C23C16/44 , C30B25/18 , C30B29/06 , H01L21/322
Abstract: 本发明为一种外延片的制造方法，其在硅基板上形成外延层，其具有在所述外延层中形成原子层的工序，所述原子层由选自氧、碳、氮、锗、锡、硼及磷组成的组中的一种元素的原子形成，且厚度为5nm以下，使用SiH4气体，形成与所述原子层相接的外延层。由此，能够提供一种可在外延层中稳定地导入氧等的原子层的制造外延片的方法。
-
公开(公告)号：CN107078187B
公开(公告)日：2019-10-25
申请号：CN201580056613.X
申请日：2015-10-15
Applicant: 信越半导体株式会社
IPC: H01L33/22 , H01L21/306 , H01L33/30
Abstract: 本发明提供一种发光组件以及发光组件的制造方法，具有窗层兼支持基板及设置于窗层兼支持基板上的发光部，发光部依序包含有第二半导体层、活性层及第一半导体层，其中发光组件具有除去发光部的除去部、除去部以外的非除去部、设置于非除去部的第一半导体层上的第一奥姆电极、及设置于除去部的窗层兼支持基板上的第二奥姆电极，第一半导体层的表面以及发光部的侧面的至少一部份以绝缘保护膜所覆盖，第一半导体层的外周部除外的表面以及窗层兼支持基板的表面为经粗糙化，且发光部侧面的Rz为未满2μm。因此使漏电不良或ESD不良的发生受到抑制。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.039 seconds)
