公开(公告)号：CN102804349B

公开(公告)日：2015-07-29

申请号：CN201180010027.3

申请日：2011-03-04

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L21/316 ,  H01L21/336 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/8213 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/513 ,  H01L29/518 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/94

Abstract: 本发明公开了具有包括沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。制造碳化硅半导体器件的方法包括：制备包含碳化硅的半导体膜的外延层形成步骤；在半导体膜的表面上形成氧化物膜的栅极绝缘膜形成步骤；在包含氮的气氛中，对其上形成有氧化物膜的半导体膜热处理的氮退火步骤；以及在氮退火步骤之后，在包含惰性气体的气氛中，对其上形成有氧化物膜的半导体膜执行后热处理步骤。后热处理步骤中采用的热处理温度（T2）高于氮退火步骤中采用的热处理温度（T1）且低于氧化物膜的熔点。

公开(公告)号：CN104737297A

公开(公告)日：2015-06-24

申请号：CN201380054439.6

申请日：2013-10-21

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  和田圭司 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/04 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/7827

Abstract: 碳化硅衬底(10)的第一至第三杂质区(11-13)中的每一个具有位于第一主表面(P1)的平坦表面(FT)上的部分。在平坦表面(FT)上，栅极绝缘膜(21G)将第一至第三杂质区(11-13)彼此连接。在平坦表面(FT)上，第一主电极(31)连接到第三杂质区(13)。第二主电极(42)设置在第二主表面(P2)上。侧壁绝缘膜(21S)覆盖第一主表面(P1)的侧壁表面(ST)。侧壁表面(ST)相对于{000-1}面倾斜50°至80°的角度。以此构造，抑制碳化硅半导体器件(100)中的泄漏电流。

公开(公告)号：CN104185901A

公开(公告)日：2014-12-03

申请号：CN201380014966.4

申请日：2013-04-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L27/088 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 半导体器件(1)包括衬底(10)、栅极绝缘膜(20)以及栅电极(30)。衬底(10)是由化合物半导体制成并且具有多个第一凹部(17)，所述多个第一凹部中的每一个在其一个主表面(10A)处开口并且具有第一侧壁表面(17A)。栅极绝缘膜(20)被设置为接触第一侧壁表面(17A)的顶部。栅电极(30)被设置为接触栅极绝缘膜(20)的顶部。衬底(10)包括：第一导电类型的源极区(15)，当在沿着厚度方向的横截面中看时，该源极区(15)被设置为将第一凹部(17)夹在中间并且彼此面对；和第二导电类型的体区(14)，该体区(14)具被设置为将第一凹部(17)夹在中间的情况并且彼此面对。在介于被第一凹部(17)和与第一凹部(17)相邻的另一第一凹部(17)夹在中间的区域中，彼此面对的源极区(15)的部分被彼此连接。因此，能够提供允许单元的尺寸减小的半导体器件(1)。

公开(公告)号：CN103988310A

公开(公告)日：2014-08-13

申请号：CN201280061374.3

申请日：2012-11-27

Applicant: 住友电气工业株式会社 ,  国立大学法人奈良先端科学技术大学院大学

Inventor： 日吉透 ,  增田健良 ,  畑山智亮

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L21/0475 ,  H01L21/049 ,  H01L21/3065 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397

Abstract: 在制造碳化硅半导体器件的方法中，通过向碳化硅层供应工艺气体同时加热所述碳化硅层来执行相对于碳化硅层的热蚀刻，所述工艺气体与碳化硅进行化学反应。通过热蚀刻在碳化硅层上形成碳膜(50)。碳化硅层被热处理，使得碳从碳膜(50)扩散进碳化硅层。

公开(公告)号：CN103959471A

公开(公告)日：2014-07-30

申请号：CN201280056792.3

申请日：2012-10-30

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7393 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 漂移层(32)被形成在单晶衬底(20)上。漂移层(32)具有面向单晶衬底(20)的第一表面(S1)和与第一表面(S1)相反的第二表面(S2)，由碳化硅制成，具有第一导电类型。由碳化硅制成并具有第二导电类型的集电极层(30)形成在漂移层(32)的第二表面(S2)上。通过去除单晶衬底(20)，暴露漂移层(32)的第一表面(S1)。体区(33)和发射极区(34)被形成。体区(33)被布置在漂移层(32)的第一表面(S1)中，具有不同于第一导电类型的第二导电类型。发射极区(34)被布置在体区(33)上，通过体区(33)与漂移层(32)分离，具有第一导电类型。

公开(公告)号：CN103918080A

公开(公告)日：2014-07-09

申请号：CN201280054479.6

申请日：2012-11-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透 ,  松川真治

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/045 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7813 ,  H01L21/0475

Abstract: MOSFET(1)设置有：第一沟槽(16)，其向主表面(10a)侧打开；衬底(10)，其包括碳化硅，在其主表面(10A)侧打开，其中形成有比第一沟槽(16)浅的第二沟槽(17)；栅极绝缘膜(20)；栅电极(30)；以及源电极(50)，其被定位为以便接触第二沟槽(17)的侧表面(17a)的顶部。衬底(10)包括：源极区(15)、体区(14)、以及漂移区(13)。第一沟槽(16)被形成为贯穿通过源极区(15)和体区(14)并且延伸到漂移区(13)中。第二沟槽(17)被形成为贯穿通过源极区(15)并且延伸到体区(14)。

公开(公告)号：CN103907195A

公开(公告)日：2014-07-02

申请号：CN201280052435.X

申请日：2012-09-26

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/24 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813

Abstract: 一种MOSFET(1)设置有：衬底(10)，该衬底设置有沟槽(20)，该沟槽(20)具有相对于{0001}面具有50°至65°的偏离角的壁表面(20A)；氧化物膜(30)；和栅电极(40)。该衬底(10)包括源极区(14)、体区(13)和漂移区(12)，漂移区(12)被形成为将体区(13)夹在源极区(14)和漂移区(12)之间。源极区(14)和体区(13)是借助离子注入形成的。在体区(13)中，内部区域(13A)垂直于衬底主表面(10A)的方向上具有1μm或更小的厚度，所述内部区域(13A)被夹在源极区(14)和漂移区(12)之间。体区(13)中的杂质浓度为3×1017cm-3或更大。

公开(公告)号：CN102150270B

公开(公告)日：2014-04-09

申请号：CN201080002562.X

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 本发明提供了一种MOSFET1。所述MOSFET1包括：碳化硅(SiC)衬底(2)，所述碳化硅衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在所述SiC衬底(2)的所述主表面上；以及绝缘膜(26)，所述绝缘膜(26)形成为与所述半导体层(21)的表面接触。当绝缘膜(26)具有的厚度不小于30nm且不大于46nm时，其阈值电压不大于2.3V。当绝缘膜(26)具有的厚度大于46nm且不大于100nm时，其阈值电压大于2.3V且不大于4.9V。

公开(公告)号：CN103548143A

公开(公告)日：2014-01-29

申请号：CN201280021568.0

申请日：2012-03-23

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66068

Abstract: 漂移层（3）具有电流流动所贯穿的厚度方向且具有第一导电类型的杂质浓度（N1d）。体区（4）被提供在漂移层（3）的一部分上，具有借助栅电极（93）开关的沟道（41），具有第一导电类型杂质的浓度（N1b）以及第二导电类型杂质的浓度（N2b），所述浓度（N2b）高于浓度（N1b）。JFET区（7）相邻体区（4），所述JFET区（7）在漂移层（3）上，具有第一导电类型杂质的浓度N1j以及第二导电类型杂质的浓度N2j，所述浓度（N2j）高于浓度（N1j）。满足不等式N1j-N2j>N1d且N2j

公开(公告)号：CN103258721A

公开(公告)日：2013-08-21

申请号：CN201310016377.1

申请日：2013-01-16

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L21/04 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66666 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/7827

Abstract: 一种制造碳化硅半导体器件的方法以及碳化硅半导体器件。具有第一表面（F1）和第二表面（F2）的碳化硅层包括第一区（11）、第二区（12）和第三区（13），第一区（11）构成第一表面（F1）并且具有第一导电类型，第二区（12）设置在第一区（11）上并且具有第二导电类型，第三区（13）设置在第二区上并且具有第一导电类型。在第二表面（F2）上，形成具有底部（BT）和侧壁（SS）的栅沟槽（GT），栅沟槽经过第三区（13）和第二区（12），直至到第一区（11）。形成在所述厚度方向上从栅沟槽（GT）的底部（BT）延伸的附加沟槽（AT）。形成第二导电类型的第四区（14）以填充附加沟槽（AT）。