一种基于FPGA的图像传感器帧率控制系统及控制方法

    公开(公告)号:CN116112785B

    公开(公告)日:2023-08-22

    申请号:CN202310169202.8

    申请日:2023-02-27

    Abstract: 本发明公开一种基于FPGA的图像传感器帧率控制系统及控制方法,系统包含图像传感器和FPGA芯片;FPGA芯片包括曝光时间设置模块、帧率计算和控制模块。该方法包含如下步骤:在FPGA内部设置目标帧率,通过目标帧率计算出产生一张目标图像所需要的时间;根据FPGA提供给传感器的实际时钟频率,计算实际产生一张图像所需要的时间;在FPGA内部设定曝光时间;将曝光时间和实际产生一张图片的时间相加与目标时间做对比,如果目标时间大于上述的相加和,可以直接进行图像输出,如果目标时间小于上述描述的相加和,通过调整传感器的ROI区域来降低实际产生图片的时长,以满足目标时间。本发明能够更加灵活的控制图像帧率,大大方便了该图像传感器在不同帧率场景下的使用。

    一种基于FPGA的JPEG编码码流控制方法和装置

    公开(公告)号:CN116489361A

    公开(公告)日:2023-07-25

    申请号:CN202310744995.1

    申请日:2023-06-25

    Abstract: 本发明公开了一种基于FPGA的JPEG编码码流控制方法和装置,该方法基于FPGA实现JPEG图像编码,同时根据编码码流大小和输出带宽大小,通过调节编码参数实时调节JPEG编码器输出码流;首先确定输入图像分辨率、帧率、输入模式、量化位宽、压缩质量系数、编码输出模式、输出带宽限制、优化策略和优化模式;然后在配置参数发生改变时,根据输入参数对图像进行优化;再对输入图像进行JPEG编码压缩;最后根据输出带宽限制和编码压缩后图像的编码大小调节优化系数。本发明采用流水线设计,处理延迟低,适配灰度图和彩色图,根据输出带宽实时调节编码器,在保证图像大小满足带宽的前提下,保证编码质量,提高了输出带宽的利用率。

    基于三角脉动阵列的协方差矩阵计算的电路实现方法

    公开(公告)号:CN115033843B

    公开(公告)日:2022-11-08

    申请号:CN202210948609.6

    申请日:2022-08-09

    Abstract: 本发明公开一种基于三角脉动阵列的协方差矩阵计算的电路实现方法,该方法对协方差计算公式执行转换处理,使之适于数字电路并行计算;根据三角脉动阵列尺寸,对待求协方差矩阵进行分块,从而定制行—列“Z”型交织寻址方式的数据结构,为三角脉动阵列并发同步提供操作数输入;脉动阵列为三角形结构,包含对角线处理单元和内部普通处理单元,对角线处理单元包含列向量乘累加与列向量求和功能且有三种工作模式,内部普通处理单元不含列向量求和功能,所有处理单元在同一时钟下以脉动方式并行流水线工作。本发明适合于各种尺寸规模的协方差矩阵计算,尤其是基于数字电路方式实现的协方差矩阵计算。

    基于FPGA的图像重叠滑窗分割方法及系统

    公开(公告)号:CN115035128A

    公开(公告)日:2022-09-09

    申请号:CN202210953652.1

    申请日:2022-08-10

    Abstract: 本发明公开一种基于FPGA的图像重叠滑窗分割方法及系统,该方法根据原始输入图像的列大小和分割子图的尺寸,确定FPGA片内BRAM存储资源开销,利用FPGA片内各块BRAM并行缓存各分割子图的像素数据,当BRAM接收到的像素数据达到预设值或是分割子图最后一个像素写入到片内BRAM,则以突发连续写方式从片内BRAM写到片外DDR存储;对于横向重叠滑窗分割产生的重复数据,采用同步并行写入到当前分割子图及其相邻分割子图分别对应的片内BRAM;对于纵向滑窗分割产生的重复数据,采取片外DDR存储起始地址回退偏移加拼接的方法。本发明可解决图像分割过程中低效率的数据访问引起的耗时严重问题。

    存内计算结果的读出电路、读出方法及存储器

    公开(公告)号:CN117037871B

    公开(公告)日:2024-02-27

    申请号:CN202311298426.5

    申请日:2023-10-09

    Abstract: 本申请涉及一种存内计算结果的读出电路、读出方法及存储器,该电路包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路,钳位电路、电流镜电路与铁电存储阵列的位线连接,模数转换电路与控制器连接;钳位电路用于将位线的电压锁定为预设电压;电流镜电路用于基于预设电压对位线的电流进行采样,并转换为对应的采样电压;放大电路用于放大采样电压;模数转换电路用于将放大处理后的采样电压进行模数转换,得到转换电压并发送至控制器,控制器基于转换电压得到对应的存内计算结果,解决了相关技术中存在的通过读取铁电存储阵列(56)对比文件黄江波;付炜;付志红.一种钳位电压源时域发射电路研究与设计.电子科技.2018,(06),31-35.

    面向FeFET存储阵列的数字识别方法及硬件加速器

    公开(公告)号:CN116863490A

    公开(公告)日:2023-10-10

    申请号:CN202311130216.5

    申请日:2023-09-04

    Abstract: 本发明公开了一种面向FeFET存储阵列的数字识别方法及硬件加速器,包括:状态机,用于控制数据预处理单元和二值神经网络计算模块;数据预处理单元,用于获取输入数据,并转换为二值数据,记为第一信号;二值神经网络计算模块,包括:第一全连接层模块,基于第一信号并根据权重、偏置计算每个神经元的输出信号;激活函数模块,用于对第一全连接层模块中每个神经元的输出信号经激励函数处理后,得到第二信号;第二全连接层模块,基于第二信号并根据权重、偏置计算每个神经元的输出信号;FeFET存储器,用于存储神经网络权重;数据输出单元,用于比较第二全连接层模块中每个神经元的输出信号,获取识别结果。

    基于FPGA的带并行排序功能的奇异值分解加速器

    公开(公告)号:CN116382617B

    公开(公告)日:2023-08-29

    申请号:CN202310669739.0

    申请日:2023-06-07

    Abstract: 本发明公开一种基于FPGA的带并行排序功能的奇异值分解加速器,包含外部DDR存储器、AXI接口、k份单边雅克比正交变换电路,2k份内部BRAM存储;k份单边雅克比正交变换计算电路并行生成范数α与β,并根据两者大小关系对旋转矩阵J进行分类处理,按轮询调度机制状态机执行第1轮到第k轮的单边雅克比计算,在第k+1轮到第n‑1轮时,除最后一对列向量范数α与β保持前述规则,其余列向量对范数值进行对调交换,且旋转矩阵J以其转置矩阵JT代替,经反复迭代直至收敛。本发明可实现奇异值分解过程对奇异值排序同步完成,消除单独排序处理所需的耗时,节省专门用于处理排序功能实现的硬件资源开销,显著提高硬件加速效果。

    一种基于FPGA的实时图像去马赛克方法、装置和介质

    公开(公告)号:CN116342394A

    公开(公告)日:2023-06-27

    申请号:CN202310618823.X

    申请日:2023-05-30

    Abstract: 本发明公开了一种基于FPGA的实时图像去马赛克方法、装置和介质,该方法基于FPGA实现RAW域到RGB域的实时性转换,首先确定RAW域图像排列模式、图像分辨率大小、量化位宽、每个时钟输入像素点数和每个时钟输出像素点数;然后确定不同分量的插值模板;其次根据插值模板对图像进行行列流水线缓存获取待插值矩阵;再根据插值模板和待插值矩阵计算目标像素点缺失的通道分量;最后对插值结果进行转换处理输出。本发明采用流水线设计,处理延迟低,可利用像素间的相关信息提高插值质量,计算复杂度低,计算灵活,可灵活适配不同分辨率、不同量化位宽、不同RAW域排列模式、不同每个时钟输入像素点数和每个时钟输出像素点数的情况。

    一种基于数字电路控制的FeFET阵列数据校验方法

    公开(公告)号:CN115985380B

    公开(公告)日:2023-06-20

    申请号:CN202310261551.2

    申请日:2023-03-17

    Abstract: 本发明公开了一种基于数字电路控制的FeFET阵列数据校验方法,该方法通过构建m*n个铁电晶体管FeFET组成的存储阵列及其外围电路铁电晶体管FeFET阵列,再根据权重数据存储缓存中的数据设计出校验码编码规则,然后利用数字电路完成校验码的生成及读写控制;实现计算前校验及测试阶段校验两种校验方式,以达到计算前快速校验及坏点确定的目标。本发明能够有效地降低存储在FeFET阵列中数据校验过程的数据读取时间、功耗和数据,将FeFET阵列存内计算的特性发挥出来。

    一种基于数字电路控制的FeFET阵列数据校验方法

    公开(公告)号:CN115985380A

    公开(公告)日:2023-04-18

    申请号:CN202310261551.2

    申请日:2023-03-17

    Abstract: 本发明公开了一种基于数字电路控制的FeFET阵列数据校验方法,该方法通过构建m*n个铁电晶体管FeFET组成的存储阵列及其外围电路铁电晶体管FeFET阵列,再根据权重数据存储缓存中的数据设计出校验码编码规则,然后利用数字电路完成校验码的生成及读写控制;实现计算前校验及测试阶段校验两种校验方式,以达到计算前快速校验及坏点确定的目标。本发明能够有效地降低存储在FeFET阵列中数据校验过程的数据读取时间、功耗和数据,将FeFET阵列存内计算的特性发挥出来。

Patent Agency Ranking