-
公开(公告)号：CN113031496B
公开(公告)日：2021-09-21
申请号：CN202110582550.9
申请日：2021-05-27
Applicant: 之江实验室
IPC: H04L29/06
Abstract: 本发明涉及控制领域，具体涉及一种基于FPGA的工业协议映射结构和方法，结构包括：相连的中央处理器CPU和FPGA芯片，所述FPGA芯片设有映射模块、映射表单模块、组帧模块和时钟复位模块，所述时钟复位模块分别控制连接映射模块、映射表单模块、组帧模块，所述组帧模块接收来自串口的数据，并根据从串口接收帧字节数据完成协议的组帧，输出报文帧至映射模块，所述映射模块与映射表单模块相连接。本发明采用RS‑232和RS‑485接口能够实现工业控制系统的大规模组网，并能够实现不同厂商的PLC及仪表的互相通讯；采用FPGA芯片，保证数据传输的准确性、实时性和可靠性。
-
Patent Agency Ranking
公开(公告)号：CN118540159A
公开(公告)日：2024-08-23
申请号：CN202410996037.8
申请日：2024-07-24
Applicant: 之江实验室
IPC: H04L9/40
Abstract: 本发明提供了一种基于IPSEC的多会话设计系统及操作方法，该系统包括：表单模块、封装模块、解封装模块、加密模块、解密模块、验证模块、杂包处理模块和仲裁模块，利用表单模块调整IPSEC读写速率和查询表单得到SA相关信息，封装模块对接收到的IP报文封装成IPSEC报文格式，解封装模块对接收到IPSEC报文进行解封装成正常的IP报文，然后加密模块加密报文，解密模块用于解密报文，加解密采用常用的AES算法，验证模块对数据签名防止数据遭到篡改采用常用的MD5验证，最后杂包处理模块直接过滤非IP报文。本发明采用常用的AES加解密，保证数据传输的准确性、实时性和可靠性，同时实现对不同的源目的IP的报文进行单独处理，保证高速数据传输，实现多会话设计。
-
公开(公告)号：CN114356418A
公开(公告)日：2022-04-15
申请号：CN202210228898.2
申请日：2022-03-10
Applicant: 之江实验室
IPC: G06F9/30
Abstract: 本发明公开了一种智能表项控制器及控制方法，以表项操作指令的方式，基于表项的优先级、老化时间、表项内容以及表项更新、删除和查询的操作属性，硬件实现了对表项更新、删除和查询等操作的智能控制，包括对表项存储地址的自动计算、老化表项的自动删除、表项存储空间的智能优化等处理，均实现了智能化控制，实现方法简单、高效、灵活。对表项控制实时性要求较高的应用领域，尤其涉及到大规模的表项下发、表项动态老化时，较基于CPU软件实现的传统表项控制器，在表项更新速率、表项生效时延、表项存储空间利用率等方面均有很大优势。
-
公开(公告)号：CN113660052B
公开(公告)日：2022-02-15
申请号：CN202111227438.X
申请日：2021-10-21
Applicant: 之江实验室
IPC: H04J3/06
Abstract: 本发明涉及以太网时钟同步技术领域，特别是涉及一种基于内生安全机制的精密时钟同步装置和方法，该装置采用纯硬件逻辑，包括主时钟和从时钟，主时钟与从时钟之间同步报文的交互在物理上使用同一个通道，即同步报文传输通道，主时钟包括：主时钟同步模块、加密发送模块，从时钟包括：从时钟同步模块、解密接收模块，所述加密发送模块接收主时钟同步模块发送的带有时间戳的同步报文，对该报文进行加密标识处理，后通过同步报文传输通道发送给解密接收模块进行解密裁决处理，后输出至从时钟同步模块计算时钟同步偏差和进行同步反馈，完成时钟同步。本发明能有效解决时钟同步系统中存在的安全隐患，提高时间敏感系统中时钟同步的安全性。
-
公开(公告)号：CN113660052A
公开(公告)日：2021-11-16
申请号：CN202111227438.X
申请日：2021-10-21
Applicant: 之江实验室
Abstract: 本发明涉及以太网时钟同步技术领域，特别是涉及一种基于内生安全机制的精密时钟同步装置和方法，该装置采用纯硬件逻辑，包括主时钟和从时钟，主时钟与从时钟之间同步报文的交互在物理上使用同一个通道，即同步报文传输通道，主时钟包括：主时钟同步模块、加密发送模块，从时钟包括：从时钟同步模块、解密接收模块，所述加密发送模块接收主时钟同步模块发送的带有时间戳的同步报文，对该报文进行加密标识处理，后通过同步报文传输通道发送给解密接收模块进行解密裁决处理，后输出至从时钟同步模块计算时钟同步偏差和进行同步反馈，完成时钟同步。本发明能有效解决时钟同步系统中存在的安全隐患，提高时间敏感系统中时钟同步的安全性。
-
公开(公告)号：CN113031496A
公开(公告)日：2021-06-25
申请号：CN202110582550.9
申请日：2021-05-27
Applicant: 之江实验室
IPC: G05B19/042
Abstract: 本发明涉及控制领域，具体涉及一种基于FPGA的工业协议映射结构和方法，结构包括：相连的中央处理器CPU和FPGA芯片，所述FPGA芯片设有映射模块、映射表单模块、组帧模块和时钟复位模块，所述时钟复位模块分别控制连接映射模块、映射表单模块、组帧模块，所述组帧模块接收来自串口的数据，并根据从串口接收帧字节数据完成协议的组帧，输出报文帧至映射模块，所述映射模块与映射表单模块相连接。本发明采用RS‑232和RS‑485接口能够实现工业控制系统的大规模组网，并能够实现不同厂商的PLC及仪表的互相通讯；采用FPGA芯片，保证数据传输的准确性、实时性和可靠性。
-
-
-
-
-
Search Results
16
records
(took 0.015 seconds)
