公开(公告)号：CN1284887C

公开(公告)日：2006-11-15

申请号：CN99100967.3

申请日：1999-01-18

Applicant: 住友电气工业株式会社 ,  西野茂弘

Inventor： 盐见弘 ,  西野茂弘

IPC: C30B29/36

CPC classification number: C30B23/00 ,  C30B23/002 ,  C30B29/36 ,  Y10S117/906 ,  Y10T117/10

Abstract: 一种用于制造SiC单晶的装置，包括：一Si设置部分，其中放有固态硅；一籽晶设置部分，其中放有SiC的籽晶；一合成容器，适合于容纳Si设置部分、籽晶设置部分和碳；加热构件，适合于加热Si设置部分和籽晶设置部分；和一控制部分，用于向加热构件输送一指令，以将硅加热到硅的蒸发温度或更高，和将籽晶加热到高于Si的温度；其中，由加热构件蒸发的Si适于达到籽晶设置部分；以及在所述硅设置部分内布置的所述硅的一上表面上布置有一由碳、石英或SiC制成的屏障，它上面具有通孔，允许由所述加热构件蒸发的硅从此经过。本发明还涉及制造SiC单晶的方法。

公开(公告)号：CN104471691A

公开(公告)日：2015-03-25

申请号：CN201380037858.9

申请日：2013-07-10

Applicant: 住友电气工业株式会社

Inventor： 盐见弘

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/265 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/324 ,  H01L21/02236 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 一种制造碳化硅半导体器件(1)的方法包括以下步骤。在包含氧气的气氛中加热碳化硅衬底(13)，以便在碳化硅衬底(13)上形成与之相接触的栅绝缘膜(8)。在包含氮气和一氧化氮的气氛中在1250℃以上加热具有栅绝缘膜(8)的碳化硅衬底(13)。在第二加热步骤中通过将一氧化氮的分压除以氮气的分压和一氧化氮的分压之和得到的值为大于3％且小于10％。因此，能够提供一种制造具有高迁移率的碳化硅半导体器件(1)的方法。

公开(公告)号：CN103890922A

公开(公告)日：2014-06-25

申请号：CN201280052312.6

申请日：2012-09-14

Applicant: 住友电气工业株式会社

Inventor： 盐见弘

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/047 ,  H01L21/0465 ,  H01L21/324 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7802 ,  H01L21/0445

Abstract: 一种制造半导体器件的方法具有以下步骤。制备具有第一导电类型的碳化硅层(122)的衬底(10)。在碳化硅层(122)上形成掩膜层(1)。通过从掩膜层(1)上方进行离子注入而在碳化硅层(122)中形成第二导电类型的阱区(123)。在形成掩膜层(1)的步骤中，形成具有带有锥角的开口的掩膜层(1)，该锥角为形成在掩膜层(1)的底表面和倾斜表面之间的大于60°且不大于80°的角。因此，能提供能够获得具有高集成度和高耐受电压的半导体器件的制造半导体器件的方法。

公开(公告)号：CN102934210A

公开(公告)日：2013-02-13

申请号：CN201180004586.3

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 伊藤里美 ,  盐见弘 ,  并川靖生 ,  和田圭司 ,  岛津充 ,  日吉透

IPC: H01L21/336 ,  H01L21/316 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02057 ,  H01L21/02236 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 公开了一种制造具有提高的性能的SiC半导体器件的方法。公开的制造SiC半导体器件的方法涉及下述步骤。制备SiC半导体，其具有第一表面，该第一表面的至少一部分被注入有杂质（S1-S3）。通过清洗SiC半导体的第一表面，形成第二表面（S4）。在第二表面上，形成含Si膜（S5）。通过氧化含Si膜，形成构成SiC半导体器件的氧化物膜（S6）。

公开(公告)号：CN1225953A

公开(公告)日：1999-08-18

申请号：CN99100967.3

申请日：1999-01-18

Applicant: 住友电气工业株式会社 ,  西野茂弘

Inventor： 盐见弘 ,  西野茂弘

IPC: C30B29/36

CPC classification number: C30B23/00 ,  C30B23/002 ,  C30B29/36 ,  Y10S117/906 ,  Y10T117/10

Abstract: 一种用于制造SiC单晶的装置,包括:一Si设置部分,其中放有固态硅;一籽晶设置部分,其中放有SiC的籽晶;一合成容器,适合于容纳Si设置部分、籽晶设置部分和碳;加热构件,适合于加热Si设置部分和籽晶设置部分;和一控制部分,用于向加热构件输送一指令,以将硅加热到硅的蒸发温度或更高,和将籽晶加热到高于Si的温度;其中,由加热构件蒸发的Si适于达到籽晶设置部分。本发明还涉及制造SiC单晶的方法。

公开(公告)号：CN102668049B

公开(公告)日：2015-11-25

申请号：CN201180005068.3

申请日：2011-08-09

Applicant: 住友电气工业株式会社

Inventor： 大井直树 ,  盐见弘

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/0465 ,  H01L21/047 ,  H01L29/66068 ,  H01L29/7802

Abstract: 通过经由掩模层（31）中形成的第一开口进行离子注入，形成第一杂质区（123）。通过在上面已设置掩模层（31）的蚀刻停止层上沉积间隔层（32），形成具有掩模层（31）和间隔层（32）的掩模部（30）。通过对间隔层（32）进行各向异性蚀刻，在掩模部（30）中形成由第二侧壁围绕的第二开口（P2）。通过经由第二开口（P2）进行离子注入，形成第二杂质区（124）。在第二侧壁的与第二深度（D2）等高的高度（HT）内，第二侧壁相对于表面（SO）的角度（AW）为90°±10°。因此，可以提高杂质区延伸的精确度。

公开(公告)号：CN102668049A

公开(公告)日：2012-09-12

申请号：CN201180005068.3

申请日：2011-08-09

Applicant: 住友电气工业株式会社

Inventor： 大井直树 ,  盐见弘

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/0465 ,  H01L21/047 ,  H01L29/66068 ,  H01L29/7802

Abstract: 通过经由掩模层（31）中形成的第一开口进行离子注入，形成第一杂质区（123）。通过在上面已设置掩模层（31）的蚀刻停止层上沉积间隔层（32），形成具有掩模层（31）和间隔层（32）的掩模部（30）。通过对间隔层（32）进行各向异性蚀刻，在掩模部（30）中形成由第二侧壁围绕的第二开口（P2）。通过经由第二开口（P2）进行离子注入，形成第二杂质区（124）。在第二侧壁的与第二深度（D2）等高的高度（HT）内，第二侧壁相对于表面（SO）的角度（AW）为90°±10°。因此，可以提高杂质区延伸的精确度。

公开(公告)号：CN102668023A

公开(公告)日：2012-09-12

申请号：CN201180005072.X

申请日：2011-05-02

Applicant: 住友电气工业株式会社

Inventor： 盐见弘 ,  玉祖秀人

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/7802 ,  H01L21/02002 ,  H01L21/0495 ,  H01L21/2007 ,  H01L29/0878 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/808 ,  H01L29/872

Abstract: 公开了一种低成本高质量的半导体器件、在所述半导体器件的制造中使用的接合衬底以及其制造方法。公开的用于制造半导体元件的方法包括：制备单晶半导体构件的步骤（S10）；制备支撑材料的步骤（S20）；使用包含碳的接合层将支撑材料和单晶半导体构件彼此接合的步骤（S30）；在单晶半导体构件的表面上形成外延层的步骤（S40）；使用外延层形成半导体元件的步骤（S50）；在形成半导体元件的步骤（S50）之后通过氧化分解接合层并且将单晶半导体构件与支撑材料分离的步骤（S60）；以及分割与支撑材料分离的单晶半导体构件的步骤（S80）。

公开(公告)号：CN102187433A

公开(公告)日：2011-09-14

申请号：CN200980141759.9

申请日：2009-10-20

Applicant: 住友电气工业株式会社

Inventor： 盐见弘 ,  住吉和英 ,  斋藤雄 ,  木山诚

IPC: H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/20 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/7802 ,  H01L21/02389 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/0254 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/32 ,  H01L29/41741 ,  H01L29/4238 ,  H01L29/475 ,  H01L29/66712 ,  H01L29/861 ,  H01L29/872

Abstract: 提供具有能减少漏电流的结构的III族氮化物半导体电子器件。层叠体(11)包括衬底(13)及III族氮化物半导体外延膜(15)。衬底(13)由具有超过1×1018cm-3的载流子浓度的III族氮化物半导体构成。外延结构物(15)包括III族氮化物半导体外延膜(17)。衬底(13)的第一面(13a)相对于向c轴方向延伸的轴(Cx)以大于5度的角度θ倾斜。法线矢量VN以及c轴矢量VC形成角度θ。III族氮化物半导体外延膜(17)包括依次配置在第一面(13a)的法线方向上的第一、第二及第三区域(17a、17b、17c)。第三区域(17c)的位错密度小于第一区域(17a)的位错密度。第二区域(17b)的位错密度小于衬底(13)的位错密度。

公开(公告)号：CN1950548A

公开(公告)日：2007-04-18

申请号：CN200580015054.4

申请日：2005-05-13

Applicant: 丰田自动车株式会社 ,  六方有限公司

Inventor： 木本恒畅 ,  盐见弘 ,  齐藤广明

IPC: C30B25/02 ,  C30B25/20 ,  C30B29/36 ,  C23C16/32

CPC classification number: C23C16/325

Abstract: 本发明提供一种可以以实用的生长速度生长可以用作半导体材料的低缺陷、低杂质的SiC单晶的4H－SiC单晶外延生长方法以及由该得到的4H－SiC单晶。本发明的方法包括在使4H－SiC单晶衬底的外延生长面相对于4H－SiC单晶的(0001)面在 轴方向上以至少12度且低于30度的偏角倾斜的同时通过外延生长在所述衬底上生长4H－SiC单晶。