一种多核异构可配置冗余度执行控制系统及方法

    公开(公告)号:CN119270619A

    公开(公告)日:2025-01-07

    申请号:CN202411165133.4

    申请日:2024-08-23

    Abstract: 本申请公开一种多核异构可配置冗余度执行控制系统及方法,涉及核工业控制系统功能安全领域。系统配置接口单元根据策略配置参数进行解析处理,得到解析后的策略配置参数,对解析后的策略配置参数进行译码处理,多核异构执行控制单元根据处理后的策略配置参数确定执行配置的异构执行核,并进行逻辑处理得到逻辑处理结果;冗余表决单元根据处理后的策略配置参数进行冗余度配置,得到执行配置冗余度;根据处理后的策略配置参数确定执行配置表决器类型,并采用预定义测试序列进行周期性自测试以确保安全性;基于执行配置冗余度和执行配置表决器类型,根据逻辑处理结果进行表决,得到表决策略。本申请可实现灵活冗余配置,提高部署应用性。

    一种总线周期自适应的方法、系统、设备及介质

    公开(公告)号:CN116701281A

    公开(公告)日:2023-09-05

    申请号:CN202310674217.X

    申请日:2023-06-08

    Abstract: 本发明公开一种总线周期自适应的方法、系统、设备及介质,涉及核电工业控制系统数据通信领域。该方法应用于核电控制系统,核电控制系统包括控制器模块、若干个输入类模块和若干个输出类模块,且控制器模块、输入类模块和输出类模块均与总线连接。该方法包括:获取模块配置信息;模块配置信息包括:输入类模块的数量和输出类模块的数量;根据模块配置信息确定总线总时隙;根据总线总时隙确定总线周期。本发明能够提高通信的可靠性,且缩短核电控制系统的响应时间,从而满足核电工业通信系统的高速通信和可靠通信的要求。

    一种基于FPGA的在线自动更新协议方法

    公开(公告)号:CN110944042A

    公开(公告)日:2020-03-31

    申请号:CN201911100096.8

    申请日:2019-11-12

    Abstract: 本发明属于工业级控制系统技术领域,具体涉及一种基于FPGA的在线自动更新协议方法。一个DCS分布式控制系统中包含多块电路板,控制站中控制器作为通信的主节点,其他板卡作为通信的从节点;从节点在上电后先进行初始化获取版本信息,等待控制器读取其状态和版本信息,当接收到控制器的启动命令后,才能启动。上述技术方案可以依靠DCS系统自身来保证板卡程序版本的一致性,无需人工干预;板卡进行热更换时,能够对板卡的版本进行确认,不一致时,自动更新。

    一种高速故障安全多节点通信网络

    公开(公告)号:CN106789520B

    公开(公告)日:2019-11-22

    申请号:CN201611217579.2

    申请日:2016-12-26

    Abstract: 本发明属于工业安全级产品控制系统互联及数据传输领域,具体涉及应用于多个模块间高速数据通信系统的一种高速故障安全多节点通信网络。高速故障安全多节点通信网络是基于IEEE 802.17协议定义的弹性分组环RPR技术的安全通信网络;高速故障安全多节点通信网络将弹性分组环RPR的通信机制进行如下改进,形成自定义的通信协议。通过本方法,与服务器/客户机模型相比,数据生产者不用为每个消费者都发送一份数据,而是只为所有数据消费者发送一份数据,显然能够最大幅度的减少数据流量。

    一种四相位高速码元检测方法

    公开(公告)号:CN106788955A

    公开(公告)日:2017-05-31

    申请号:CN201611216777.7

    申请日:2016-12-26

    Abstract: 本发明属于数字通信技术领域,具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤:第一步:用四个时钟采集跳变沿;分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿;第二步:选择最佳时钟,采集码元并输出给解码模块;当编码信号发生跳变时,与码元速率相同的0,90,180,270四个相位的时钟clk1、clk2、clk3、clk4,每个时钟检测到跳变沿的情况不同,根据不同的情况,选择最佳的采样时钟,保证采样速率与编码信号的准确匹配:第三步:若采集到码元跳变,再次选择最佳时钟,选择方法与第二步相同,继续采集码元。本发明与现有技术相比的优点在于:实现简单不需要额外的硬件资源,简单的逻辑就可以实现。

    一种组态逻辑的执行优化方法、系统、设备、介质及产品

    公开(公告)号:CN120032930A

    公开(公告)日:2025-05-23

    申请号:CN202510486630.2

    申请日:2025-04-18

    Abstract: 本申请公开了一种组态逻辑的执行优化方法、系统、设备、介质及产品,涉及数据处理技术领域,该方法包括:基于用户当前的DCS系统的应用需求,组态一种组态逻辑;基于算法块之间的依赖关系,对所述组态逻辑进行优化,得到多个优化后的组态逻辑数据流;基于各优化后的组态逻辑数据流和算法块之间的依赖关系,按照数据流并行原则,构建存储有多个算法块名称的组态逻辑关系指示表;基于所述组态逻辑关系指示表,生成每个算法块对应的算法依赖关系寄存器;根据所述算法依赖关系寄存器中的算法依赖关系,对多个算法执行器进行并行调用,以执行所述组态逻辑。本申请提高了组态逻辑的执行效率。

    一种基于FPGA技术的核安全级智能仿真验证平台的实现方法

    公开(公告)号:CN106773785B

    公开(公告)日:2020-02-18

    申请号:CN201611217358.5

    申请日:2016-12-26

    Abstract: 本发明提供一种基于FPGA技术的核安全级仪控系统的智能仿真验证平台的实现方法,其步骤如下:第一步:基于FPGA技术,按照核电站安全级仪控系统的硬件设备搭建仿真验证平台,给所有硬件板卡分配唯一的站号和槽位号;第二步:根据板卡被分配的站号和槽位号,配置各板卡参数、输入向量,仿真验证平台能够模拟实际核电站安全级仪控系统中一个板卡或多板卡的情况;第三步:搭建每个槽位对应板卡的波形窗口,输入输出信号波形分组化,进而形成一个闭环的仿真验证平台;第四步:启动仿真验证平台进行验证。本发明能够真实模拟实际核电站的核仪控系统,既能满足稳定性、可靠性和安全性,又能实现智能仿真验证。

Patent Agency Ranking