-
公开(公告)号：CN108231109A
公开(公告)日：2018-06-29
申请号：CN201711433354.5
申请日：2014-06-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G11C11/406
Abstract: 本发明实施例提供了动态随机存取存储器DRAM的刷新方法、设备以及系统。获取DRAM的某一刷新单元的地址以及刷新单元的刷新信息，刷新单元为DRAM中进行一次刷新所包括的存储空间，刷新单元的刷新信息包括刷新单元的刷新周期；将刷新单元的地址以及刷新单元的刷新信息封装为DRAM访问请求，并通过DRAM访问请求将刷新单元的地址以及刷新单元的刷新信息写入到刷新数据空间，刷新数据空间为所述DRAM中预设的，用来存储DRAM中至少一个刷新单元的地址以及所述至少一个刷新单元的刷新信息的存储空间。上述方案可根据刷新单元的刷新信息进行针对性的刷新，解决采用统一周期进行刷新所带来的性能开销以及能耗开销比较大的问题。
-
公开(公告)号：CN104346404B
公开(公告)日：2018-05-18
申请号：CN201310344166.0
申请日：2013-08-08
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F17/30
Abstract: 本发明实施例公开了一种访问数据的方法、设备及系统。本发明涉及通信领域，将高速缓冲存储器中的标签域的属性进行扩充，从而使得标签域既可以对应本组的数据域，也可以对应其它组的数据域，进而提高了高速缓冲存储器中的数据域利用率。本发明实施例提供的方法包括：接收处理器发送的访问待访问数据的请求信息，其中，所述请求信息包含所述待访问数据的物理地址信息；根据所述待访问数据的物理地址信息获取与所述待访问数据的物理地址信息对应的标签域；根据所述物理地址信息对应的所述标签域信息中的组标识信息、组内数据域偏移信息获取所述标签域对应的数据域。
-
公开(公告)号：CN104809076B
公开(公告)日：2018-02-06
申请号：CN201410032035.3
申请日：2014-01-23
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0811
CPC classification number: G06F12/023 , G06F11/34 , G06F12/0811 , G06F12/0848 , G06F12/0862 , G06F12/0864 , G06F12/0886 , G06F12/0895 , G06F2212/1024 , G06F2212/1041 , G06F2212/1044 , G06F2212/281 , G06F2212/282 , G06F2212/601 , G06F2212/603 , G06F2212/6042 , G06F2212/608
Abstract: 本发明公开了一种Cache的管理方法及装置，涉及通信领域，用于解决如何提高cache资源利用率的问题。本发明提供的方法包括：接收访问请求，确定所述访问请求需要访问的待访问数据；判断所述待访问数据的空间局部性的强弱等级；根据所述待访问数据的空间局部性的强弱等级，为待访问数据分配与所述等级对应的cache子单元。本发明适用于通信领域，用于实现Cache的管理。
-
公开(公告)号：CN102609254B
公开(公告)日：2015-04-22
申请号：CN201210017962.9
申请日：2012-01-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种软硬件结合方式来获取对象级访存行为的方法。该方法通过硬件侦听的方式获取每个访存请求中关于物理地址、读/写、到达时间的信息；获取进程页表信息，实时监控并记录内核更新页表的操作；实时监控进程的动态分配和释放内存的操作，获取对象的虚拟地址空间信息。并通过整合上述信息得到了精确的对象级访存行为，为程序调试和性能调优提供丰富的访存信息。而且该方法不会对程序的执行造成干扰，不会引入额外开销。
-
公开(公告)号：CN103902467A
公开(公告)日：2014-07-02
申请号：CN201210575114.X
申请日：2012-12-26
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/06
CPC classification number: G06F12/0292 , G06F2212/401
Abstract: 本发明实施例提供一种压缩内存访问控制方法、装置及系统。该方法包括接收内存控制器发送的读请求消息，读请求消息包括待读数据的实际地址；根据待读数据的实际地址，从内存映射关系表中查询得到实际地址对应的物理地址段，内存映射关系表中记录有实际地址与内存芯片的物理地址段的对应关系；从内存芯片中读取物理地址段存储的数据，获得与实际地址对应的待读数据；将待读数据返回至内存控制器。本发明实施例可对压缩内存进行处理，可减少现有压缩内存访问中所带来的带宽资源浪费问题；同时，在内存访问过程中，可使得处理器与内存芯片之间的数据传输以压缩数据形式进行传输，从而可进一步减少内存访问的带宽资源占用。
-
Patent Agency Ranking
公开(公告)号：CN103902462A
公开(公告)日：2014-07-02
申请号：CN201210578708.6
申请日：2012-12-27
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
Abstract: 本发明实施例提供一种内存管理方法、内存管理装置及计算机。本发明内存管理方法，包括：当获取到物理内存页面分配请求时，根据各内存并发操作单元的历史访问信息，选择访问率低的内存并发操作单元，作为待分配的内存并发操作单元；从所述待分配的内存并发操作单元中分配空闲物理内存页面。本发明实施例提高了内存并发操作单元访问的均衡性，达到了优化计算机系统性能的效果。
-
公开(公告)号：CN105788542B
公开(公告)日：2018-05-11
申请号：CN201410810699.8
申请日：2014-12-22
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G09G3/36
CPC classification number: G09G5/395 , G09G3/3611 , G09G3/3688 , G09G5/399 , G09G2310/04 , G09G2320/103 , G09G2330/021 , G09G2340/0435 , G09G2360/18
Abstract: 本发明实施例公开了一种显示设备的刷新控制方法及装置，其中方法的实现包括：显示控制器周期性产生第一刷新信号，将帧缓存区存储的用于显示的图像帧输出到显示面板；产生所述第一刷新信号的周期，短于所述显示面板的像素点因漏电出现失真的时长；所述显示控制器确定所述帧缓存区存储的用于显示的图像帧发生改变时，则产生第二刷新信号，将所述帧缓存区内存储的用于显示的图像帧输出到所述显示面板。上述第二刷新信号的产生频率会远小于用于保证图像帧及时显示所需要的频率；另外，通过事件来触发图像帧的刷新操作可以保证图像帧被及时显示，可以减少不必要的刷新操作，从而降低系统资源消耗以及内存消耗。
-
公开(公告)号：CN104881241A
公开(公告)日：2015-09-02
申请号：CN201410072521.8
申请日：2014-02-28
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种交换操作的实现方法和装置。该方法包括：内存控制器接收处理器发送的第一请求；其中，所述第一请求包括第一虚拟地址，用于请求所述内存控制器为所述第一虚拟地址对应的第一数据分配第一空闲物理内存页面；所述内存控制器根据当前空闲物理内存空间状态和所述第一请求的优先级判断是否为所述第一数据分配所述第一空闲物理内存页面；若所述内存控制器为所述第一数据分配了所述第一空闲物理内存页面，则所述内存控制器根据剩余的空闲物理内存空间状态判断是否启动SWAP换出操作。本发明实施例提供的方法，降低了操作系统的开销，提升了计算机性能。
-
公开(公告)号：CN104380259A
公开(公告)日：2015-02-25
申请号：CN201280001333.5
申请日：2012-10-17
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
CPC classification number: G06F1/3225 , G06F1/3275 , G06F3/0625 , G06F3/0647 , G06F3/068 , G06F9/5016 , G06F9/5094 , G06F12/0638 , G06F2212/1028 , G06F2212/205 , G06F2212/251 , Y02D10/13 , Y02D10/14 , Y02D10/154 , Y02D10/22 , Y02D50/20
Abstract: 本发明实施例提供一种降低内存系统功耗的方法和内存控制器，其中，降低内存系统功耗的方法包括：判断内存系统中是否存在访问频度低的动态随机存储DRAM内存模块；在存在访问频度低的DRAM内存模块时，根据该内存系统中工作集的大小将该工作集之外的页面数据转移到非易失性存储器NVM内存模块，该工作集之外的页面数据为预定时间内进程运行所无需访问的页面数据。根据本发明的实施例，将工作集之外的页面数据转移到NVM内存模块，由于NVM内存模块具有非易失和低功耗的特点，因此将DRAM内存模块中存储的部分数据转移到NVM内存模块，可以降低整个内存系统的功耗。
-
公开(公告)号：CN103988186A
公开(公告)日：2014-08-13
申请号：CN201280001334.X
申请日：2012-10-12
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F13/00
CPC classification number: G06F13/1621 , G06F13/1684 , G06F13/1689 , G11C5/04 , G11C5/06 , G11C7/1003 , G11C8/12
Abstract: 本发明实施例提供一种内存系统、内存模块、内存模块的访问方法以及计算机系统，通过在内存模块中增加一个或多个内存模块间互连接口，使内存系统中分属于不同内存通道的多个内存模块能够通过该内存模块间互连接口建立通信连接，进而使得该内存系统中的内存模块可以同时被多个内存通道所访问，从而在某一内存通道负载过大的时候，实现通过另一负载较轻的内存通道对该负载过大的内存通道上的内存模块的访问，一定程度上解决了内存通道负载不均衡的情况，有效提高了内存通道的利用率。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.04 seconds)
