公开(公告)号：CN101539902B

公开(公告)日：2012-03-28

申请号：CN200910083454.9

申请日：2009-05-05

Applicant: 中国科学院计算技术研究所

Inventor： 王凯 ,  胡涛 ,  曹政 ,  安学军 ,  孙凝晖

IPC: G06F15/173 ,  G06F13/28 ,  H04L29/08

Abstract: 本发明涉及多计算机系统中节点的DMA设备及通信方法，方法包括：步骤1，本地节点根据应用程序生成DMA命令，将DMA命令的描述符存储到内存中，将包含DMA命令的描述符内存位置信息的门铃传送给本地节点；步骤2，本地节点根据门铃读取描述符；根据描述符中信息生成网络包发送到互连网络和生成发送完成事件，或仅生成发送完成事件；步骤3，远端节点的DMA设备从互连网络上接收网络包，根据网络包的类型保存网络包中数据和生成接收完成事件，或仅生成接收完成事件，或将所述远端节点的数据装入网络包发送给所述本地节点。本发明能够提供多计算机系统中节点的信息传输方式，同时保证多计算机系统的高效通信。

公开(公告)号：CN101950282A

公开(公告)日：2011-01-19

申请号：CN201010267931.X

申请日：2010-08-30

Applicant: 中国科学院计算技术研究所

Inventor： 陈飞 ,  曹政 ,  王凯 ,  安学军 ,  孙凝晖

IPC: G06F15/167 ,  G06F9/50

CPC classification number: G06F15/76 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/52

Abstract: 本发明公开了一种多处理器系统及其同步引擎。所述同步引擎包括：多个存储队列，一个队列存储来自一个处理器的所有同步原语；多个调度模块，在多个存储队列中选定用于执行的同步原语之后，根据同步原语的类型，发送到相对应的处理模块进行处理，调度模块与存储队列一一对应；多个处理模块，接收调度模块发来的同步原语，执行不同功能；虚拟同步存储结构模块，使用少量的存储空间，通过控制逻辑把所有处理器的直属存储空间都映射为同步存储结构来实现各种同步原语的功能；主存端口，与虚拟同步存储结构模块进行通讯，对各处理器的直属存储进行读和写，以及向处理器发起中断；配置寄存器，存储处理模块需要用到的各种配置信息。

公开(公告)号：CN101882126A

公开(公告)日：2010-11-10

申请号：CN201010230714.3

申请日：2010-07-13

Applicant: 中国科学院计算技术研究所

Inventor： 刘锐 ,  曹政 ,  陈飞 ,  胡涛 ,  王凯 ,  安学军 ,  孙凝晖

IPC: G06F13/40

Abstract: 本发明多个HT总线到单个PCIe总线的桥接装置和方法，所述桥接装置包括多个连接HT总线的HT端口和一个连接PCIe总线的PCIe端口；所述桥接装置，用于均分PCIe请求序号，使用全局地址映射表和均分的请求序号实现HT端口和PCIe端口之间数据的传送；所述全局地址映射表记录每个HT端口和PCIe端口所占用的地址范围；所述均分PCIe请求序号为对于各HT端口，分配用于所述HT端口使用的PCIe请求序号数目相同，并且分配的PCIe请求序号不重叠。本发明能够实现多个处理器能够共享访问PCIe外设装置。

公开(公告)号：CN102637148B

公开(公告)日：2014-10-22

申请号：CN201210046913.8

申请日：2012-02-27

Applicant: 中国科学院计算技术研究所

Inventor： 王展 ,  曹政 ,  陈飞 ,  王凯 ,  安学军 ,  孙凝晖

IPC: G06F12/08

Abstract: 本发明有关于一种基于DDR SDRAM的栈式数据缓存装置及其方法，其中该装置包括：输入数据缓存模块，用于为写入DDR SDRAM的数据提供缓存；DDR SDRAM存储读写控制模块，连接所述输入数据缓存模块，用于对DDR SDRAM进行控制，向用户呈现以页面为单位，按照栈的方式进行数据的读写；DDR数据通路模块，连接所述DDR SDRAM存储读写控制模块，用于根据所述DDR SDRAM存储读写控制模块的读写控制，实现单边沿数据和双边沿数据之间的转换。本发明实现了高速数据缓存，并向用户呈现以页面为单位的栈式数据管理。

公开(公告)号：CN101216781B

公开(公告)日：2011-03-23

申请号：CN200710304657.7

申请日：2007-12-28

Applicant: 中国科学院计算技术研究所

Inventor： 安学军 ,  王凯 ,  李晓民 ,  孙凝晖 ,  苗艳超

IPC: G06F9/46 ,  G06F15/17

Abstract: 本发明公开了一种多处理器系统、装置及方法。该系统包括：多个处理器节点，其中每个处理器节点包括至少两个处理器，I/O总线，处理器间的共享资源，处理器节点之间通过互连网络连接，其中每个处理器节点还包括一个硬件锁装置，所述硬件锁装置，包括多个硬件锁，网络接口，I/O总线接口，全局地址配置模块和本地地址配置模块；该实现方法包括下列步骤：多处理器系统中的一处理器访问一共享资源时，该处理器通过不同的寻址方式向与该预期的共享资源相关联的硬件锁发出测试请求；对与该预期的共享资源相关联的硬件锁进行测试，通过不同寻址方式获取预期的共享资源。其能够提供简单、快速的锁实现。