适用于上下文切换的栈高速缓冲存储器及缓冲存储方法

    公开(公告)号:CN100377115C

    公开(公告)日:2008-03-26

    申请号:CN200510086860.2

    申请日:2005-11-11

    Abstract: 本发明公开了一种适用于上下文切换的栈高速缓冲存储器及缓冲存储方法。该栈高速缓冲存储器,包括:至少两个栈高速缓存块,一个或门电路,一个选择器;所述栈高速缓存块由标志部分、数据部分和控制部分组成;所述栈高速缓存块的控制部分包括:至少三个比较电路和一个与门电路。该方法步骤包括:(1)初始化栈;(2)栈空间分配;(3)栈空间回收;(4)进行标志比较,根据标志比较结果确定访问栈高速缓存是否命中。本发明的栈高速缓存以块为组织形式,在栈高速缓存块标志中采用了专门的进程地址空间标识,用以区别不同进程的地址空间,从而能很好的适应进程(包括线程)上下文切换,且硬件开销小,控制简单,避免了实现的复杂性。

Patent Agency Ranking