-
公开(公告)号：CN110059020B
公开(公告)日：2024-01-30
申请号：CN201910200464.X
申请日：2015-04-23
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例公开了一种扩展内存的访问方法、设备以及系统。其中，方法包括：接收计算机的处理器系统串行发送的N+1条内存访问请求，每条内存访问请求中访问地址互不相同且都指向同一物理地址，物理地址为待访问数据在所述扩展内存上的存储地址，N≥1且N为整数；在接收到第一条内存访问请求时，向扩展内存发送读取请求，并向处理器返回特定响应消息；在从扩展内存读取待访问数据的过程中，每接收到一条内存访问请求，在经过内存总线协议规定的时延内，向处理器返回特定响应消息，直到待访问数据被写入数据缓冲器；之后，将待访问数据返回给所述处理器系统。
-
公开(公告)号：CN105446889B
公开(公告)日：2019-02-12
申请号：CN201410373858.2
申请日：2014-07-31
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/1027 , G06F12/1009
Abstract: 本发明实施例公开了一种内存管理方法和装置。本发明实施例方法包括：由存储管理装置对内存进行管理，当存储管理装置确定页表中没有所述访存请求携带的虚地址时，不触发操作系统的中断，而是由内存管理装置对内存进行管理，可以减轻操作系统的负担，其中，在确定所述虚地址合法时，申请空白页，该内存管理装置位于内存控制器中，更靠近物理内存，可以有效提高内存的管理效率。
-
Patent Agency Ranking
公开(公告)号：CN105094953B
公开(公告)日：2018-09-07
申请号：CN201410197088.0
申请日：2014-05-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/46
Abstract: 本发明实施例提供一种数据访问方法及装置，该方法包括：对VA中Tag为共享数据区Tag的请求，判断其是否为潜在命中请求，若是，则进一步判断该进程是否具有对共享数据区数据的访问权限，若具有访问权限，则返回该请求访问的数据。该过程中，对于共享区数据，只有在请求为潜在命中请求时才进行权限检测，该过程中不涉及任何地址翻译过程，实现了不同进程之间共享数据时高效的数据访问。另外，该过程中，对于非共享区数据的访问以及共享区数据直接命中的访问，根据数据访问结果返回数据或进行缺失处理并发送至下一级Cache，其中也不涉及任何地址翻译过程，数据访问效率高。
-
公开(公告)号：CN103345429B
公开(公告)日：2018-03-30
申请号：CN201310242398.5
申请日：2013-06-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种基于片上RAM的高并发访存加速器及访存方法以及采用该方法的处理器，该访存加速器独立于片上Cache和MSHR，与片上RAM和内存控制器相连，未完成访存请求通过该访存加速器发往内存控制器至内存系统，从而解决通用处理器在互联网和云计算应用中并发访存个数受限的问题，加速高并发访存。
-
公开(公告)号：CN106155577A
公开(公告)日：2016-11-23
申请号：CN201510198452.X
申请日：2015-04-23
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F3/0608 , G06F3/06 , G06F3/0619 , G06F3/065 , G06F3/0656 , G06F12/0215 , G06F12/0623 , G06F13/1673 , G06F13/1689 , G06F13/1694 , G06F13/4234 , G06F2212/1008 , G06F2212/1024 , G06F2213/0064
Abstract: 本发明实施例公开了一种扩展内存的访问方法、设备以及系统。其中，方法包括：接收计算机的处理器系统串行发送的N+1条内存访问请求，每条内存访问请求中访问地址互不相同且都指向同一物理地址，物理地址为待访问数据在所述扩展内存上的存储地址，N≥1且N为整数；在接收到第一条内存访问请求时，向扩展内存发送读取请求，并向处理器返回特定响应消息；在从扩展内存读取待访问数据的过程中，每接收到一条内存访问请求，在经过内存总线协议规定的时延内，向处理器返回特定响应消息，直到待访问数据被写入数据缓冲器；之后，将待访问数据返回给所述处理器系统。
-
公开(公告)号：CN105095094A
公开(公告)日：2015-11-25
申请号：CN201410189589.4
申请日：2014-05-06
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
CPC classification number: G06F12/1027 , G06F3/0608 , G06F3/0619 , G06F3/0647 , G06F3/0652 , G06F3/0664 , G06F3/0685 , G06F12/1009 , G06F2212/1024 , G06F2212/684
Abstract: 本发明实施例提供一种内存管理方法和设备，包括：内存管理器接收内存访问请求，所述内存访问请求携带虚地址；若所述内存管理器在页表缓存TLB和内存中没有查找到所述虚地址对应的页表项，则判断所述虚地址的缺页类型；若所述虚地址的缺页类型为空白页缺页，则所述内存管理器为所述虚地址分配对应的页面，所述空白页缺页是指所述虚地址未被分配对应的页面；所述内存管理器将所述虚地址对应的页表项更新到所述内存和所述TLB中。内存管理器通过判断虚地址的缺页类型，在空白页缺页时并不产生缺页中断，而是为该虚地址分配对应的页面，因此，本实施例的方法能够降低缺页中断发生的次数，从而提高了内存管理效率。
-
公开(公告)号：CN103345429A
公开(公告)日：2013-10-09
申请号：CN201310242398.5
申请日：2013-06-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种基于片上RAM的高并发访存加速器及访存方法以及采用该方法的处理器，该访存加速器独立于片上Cache和MSHR，与片上RAM和内存控制器相连，未完成访存请求通过该访存加速器发往内存控制器至内存系统，从而解决通用处理器在互联网和云计算应用中并发访存个数受限的问题，加速高并发访存。
-
-
-
-
-
-
Search Results
17
records
(took 0.05 seconds)
