-
公开(公告)号:CN111325321A
公开(公告)日:2020-06-23
申请号:CN202010091024.8
申请日:2020-02-13
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于类脑计算领域,具体涉及一种基于多神经网络融合的类脑计算系统及指令集的执行方法,旨在解决现有类脑计算系统无法实现深度神经网络和脉冲神经网络并行融合计算的问题。本系统用于对深度神经网络、脉冲神经网络进行并行运算,其包括局部紧耦合计算簇、PCIE接口、内部数据总线;各局部紧耦合计算簇之间通过内部数据总线电性连接,用于对深度神经网络或脉冲神经网络进行运算,由N×N个神经元引擎NE组成,各NE共用一个神经元缓冲区;NE用于对神经元模型数据进行矩阵运算和向量运行算;PCIE接口与计算机主板PCIE插槽匹配,用于类脑计算系统与外部设备的数据交互。本发明实现了深度神经网络和脉冲神经网络的并行运算。
-
公开(公告)号:CN104700889A
公开(公告)日:2015-06-10
申请号:CN201510142476.3
申请日:2015-03-27
Applicant: 中国科学院自动化研究所
IPC: G11C11/413
Abstract: 本发明提出一种基于DICE结构的静态随机访问存储器的存储单元,包括冗余信息锁存电路和冗余位选择电路,冗余信息锁存电路由4个MOS管构成,包括4个数据存储点;冗余位选择电路也由4个MOS管构成,MOS管M0、M1、M2、M3漏极分别连接在4个数据存储点X0、X1、X2、X3上;其中M0、M2的源极连接在一起,接至位线BL;M1、M3的源极连接在一起,接至位线BLB;4个MOS管的栅极连接在一起,连接到字线WL。本发明在不增加明显复杂性,仅增加少量的面积即可保证存储单元受到粒子轰击时不发生状态翻转,保证数据正确。
-
公开(公告)号:CN111325321B
公开(公告)日:2023-08-29
申请号:CN202010091024.8
申请日:2020-02-13
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于类脑计算领域,具体涉及一种基于多神经网络融合的类脑计算系统及指令集的执行方法,旨在解决现有类脑计算系统无法实现深度神经网络和脉冲神经网络并行融合计算的问题。本系统用于对深度神经网络、脉冲神经网络进行并行运算,其包括局部紧耦合计算簇、PCIE接口、内部数据总线;各局部紧耦合计算簇之间通过内部数据总线电性连接,用于对深度神经网络或脉冲神经网络进行运算,由N×N个神经元引擎NE组成,各NE共用一个神经元缓冲区;NE用于对神经元模型数据进行矩阵运算和向量运行算;PCIE接口与计算机主板PCIE插槽匹配,用于类脑计算系统与外部设备的数据交互。本发明实现了深度神经网络和脉冲神经网络的并行运算。
-
公开(公告)号:CN109117946A
公开(公告)日:2019-01-01
申请号:CN201810742934.0
申请日:2018-07-09
Applicant: 中国科学院自动化研究所
Inventor: 陈亮
Abstract: 本发明涉及类脑计算技术领域,具体提供了一种神经网络计算处理模型,旨在解决在不增加新网络结构的情况下,如何扩展人工神经网络可执行算法的技术问题。为此目的,本发明中的向量计算模块可以对操作数据进行多级乘累加计算,来模拟不同的神经网络结构。标量计算模块可以基于预设的数据运算方法,对操作数据进行相应计算。激活函数模块可以根据预设的激活函数计算策略、向量计算模块的计算结果和标量计算模块的计算结果,模拟相应激活函数计算,来实现相应神经网络的计算(如卷积神经网络、全连接神经网络或脉冲神经网络)。基于上述结构,本发明无需对神经网络计算处理模型进行网络拓展,即可实现不同类型神经网络的计算。
-
公开(公告)号:CN118981594A
公开(公告)日:2024-11-19
申请号:CN202411099217.2
申请日:2024-08-12
Applicant: 中国科学院自动化研究所
Abstract: 本公开提供了一种通用硬件加速器,具体包括:向量点积运算阵列,用于对输入数据和参数数据进行点积运算,得到输出数据;数据存储器,用于对输入数据、参数数据和输出数据进行存储;地址计算单元,用于确定输入数据、参数数据和输出数据在数据存储器中的存储地址;地址寄存器,用于存储地址计算单元输出的存储地址;指令存储单元,用于存储调度向量点积运算阵列和地址计算单元实现不同类型的点积运算的控制指令;控制变量和常量寄存器,用于存储调度地址计算单元确定存储地址时的循环变量、常量以及循环条件。本公开将大规模高维度的数据实现降维存储,利用相同硬件加速器结构即可完成多种运算方式的实现,有效提升硬件加速器的通用性和可拓展性。
-
公开(公告)号:CN115658730A
公开(公告)日:2023-01-31
申请号:CN202211146454.0
申请日:2022-09-20
Applicant: 中国科学院自动化研究所
IPC: G06F16/2453 , G06F16/22 , G06F16/2458
Abstract: 本发明提供一种稀疏数据的查询方法、装置、设备和计算机可读存储介质,涉及电子信息技术领域,该方法包括:获取待查询数据的索引地址和原始稀疏数据的一级索引表以及二级索引表;一级索引表用于存储原始稀疏数据中每一个数的一级索引值,一级索引值用于表征对应的数是否为零,二级索引表用于存储二级索引值;基于索引地址和一级索引表确定待查询数据对应的目标一级索引值,并基于目标一级索引值、一级索引表以及二级索引表确定目标存储地址;基于目标存储地址从数据存储器中获取索引地址对应的目标查询数据,以解决如何节省存储空间以及提高稀疏数据的查询效率的技术问题。
-
公开(公告)号:CN115146222A
公开(公告)日:2022-10-04
申请号:CN202210648118.X
申请日:2022-06-08
Applicant: 中国科学院自动化研究所
IPC: G06F17/14
Abstract: 本发明提供一种FFT处理系统、处理方法及DSP处理器,FFT处理系统基于软流水技术实现,通过流水线控制模块确定基于FFT点数的流水线控制指令,流水线控制指令包括时序的多个蝶形运算指令;通过软流水FFT计算模块接收输入数据以及旋转因子,根据多个蝶形运算指令对应的蝶形运算操作的可并行性,对输入数据以及旋转因子执行多个蝶形运算指令对应的微操作,得到FFT计算结果。该FFT处理系统不仅可以大大缩短FFT计算耗费的时间,提高FFT计算效率,作为蝶形运算指令并行执行的硬件结构,FFT处理系统的FFT处理功耗明显降低,使FFT处理的硬件开销明显降低。
-
公开(公告)号:CN112184760B
公开(公告)日:2021-05-25
申请号:CN202011091863.6
申请日:2020-10-13
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于计算机视觉技术领域,具体涉及一种基于动态视觉传感器的高速运动目标检测跟踪方法,旨在解决高速运动目标检测跟踪方法存在高冗余、高延迟、高噪声以及检测跟踪精度差的问题。本系统方法包括获取目标场景中各高速运动目标当前帧的地址事件数据流,作为输入数据;通过脉冲神经网络对输入数据进行去噪、最大池化处理,并将设定染色核滑动扫描所有子区域,获取染色表信息,作为第一信息;通过预测器得到当前帧预测的染色表信息,作为第二信息;通过预设的更新方法对第一信息、第二信息进行更新;输出最终获取的待追踪的高速运动目标的染色表信息。本发明降低了数据的冗余量、传输延迟、存在噪声的问题,提高了检测跟踪的精度。
-
公开(公告)号:CN112215912A
公开(公告)日:2021-01-12
申请号:CN202011093264.8
申请日:2020-10-13
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于数据处理领域,具体涉及了一种基于动态视觉传感器的显著性图生成系统、方法和装置,旨在解决的问题。本发明包括:通过动态视觉传感器获取事件数据,并通过目标检测网络中的每个神经元将DVS事件数据和从相互关联的神经元获取的信息进行累加缓存,每隔预设的时间通过激活函数获取神经元膜电位,并根据神经元膜电位与预设的饱和阈值的大小关系输出脉冲信号,前一时刻的膜电位u(t0)经过衰减与当前接收的激励进行累加,结果用于脉冲信号和膜电位更新判断。本发明使得目标检测网络阵列生成的显著性图排除了冗余的背景信息,提高了目标检测的可信度和精确度,避免出现误判。
-
公开(公告)号:CN104700889B
公开(公告)日:2017-08-25
申请号:CN201510142476.3
申请日:2015-03-27
Applicant: 中国科学院自动化研究所
IPC: G11C11/413
Abstract: 本发明提出一种基于DICE结构的静态随机访问存储器的存储单元,包括冗余信息锁存电路和冗余位选择电路,冗余信息锁存电路由4个MOS管构成,包括4个数据存储点;冗余位选择电路也由4个MOS管构成,MOS管M0、M1、M2、M3漏极分别连接在4个数据存储点X0、X1、X2、X3上;其中M0、M2的源极连接在一起,接至位线BL;M1、M3的源极连接在一起,接至位线BLB;4个MOS管的栅极连接在一起,连接到字线WL。本发明在不增加明显复杂性,仅增加少量的面积即可保证存储单元受到粒子轰击时不发生状态翻转,保证数据正确。
-
-
-
-
-
-
-
-
-