公开(公告)号：CN101404772B

公开(公告)日：2010-09-22

申请号：CN200810227028.3

申请日：2008-11-19

Applicant: 中国科学院光电技术研究所

Inventor： 徐智勇 ,  徐勇 ,  张启衡 ,  张耀

IPC: H04N7/26

Abstract: 基于小波变换的VLSI图像压缩编码器，包含一个中心控制和数据交换器、1～3级小波变换驱动器、二维小波变换引擎、联合编码器以及两个数据缓存：RAM_A和RAM_B；该编码器首先利用1～3级小波变换驱动器和二维小波变换引擎对输入图像进行三级小波变换，然后用联合编码器内部的最佳量化器分别对各子带量化，量化后的系数由联合编码器内的自适应零游程编码器和指数哥伦布编码器进行熵编码，最终得到压缩码流。本发明使用硬件实现图像压缩算法，提高了图像压缩速度，使得图像记录设备具有实时图像压缩能力，可有效延长记录时间和提高传输能力。

公开(公告)号：CN201156799Y

公开(公告)日：2008-11-26

申请号：CN200820078724.8

申请日：2008-01-24

Applicant: 中国科学院光电技术研究所

Inventor： 陈强 ,  徐启明 ,  张启衡 ,  彭先蓉

IPC: H04N5/77 ,  H04N5/765

Abstract: 一种基于内存条阵列的高速图像记录装置，特征在于：包括：可编程逻辑器件FPGA：为该装置的控制核心，其负责接收外部的控制命令和高速图像数据，并记录到DDR1内存条阵列模块中或者将DDR1内存条阵列模块中的数据通过百兆网络模块传输到计算机主机端；百兆网络模块：用于计算机主机与可编程逻辑器件FPGA的通信DDR1内存条阵列模块：采用N个DDR1内存条组成内存条阵列模块，作为高速图像的存储介质；高速相机接口模块：用于接受外部高速图像数据并送往可编程逻辑器件FPGA中进行处理；本实用新型装置利用动态存储介质DDR1内存条的高速率读写特性，峰值持续记录速度到达了1.46G字节每秒，突破了传统记录方案的速率瓶颈，并且本实用新型装置具有体积小，可移植性高、操作简单等优点。