公开(公告)号：CN101872839B

公开(公告)日：2013-10-30

申请号：CN201010188978.7

申请日：2010-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 龚岳峰 ,  宋志棠 ,  凌云 ,  张挺 ,  刘波 ,  李宜瑾

IPC: H01L21/768

Abstract: 本发明涉及一种稳定阈值电压的低功耗的相变存储器及其制造方法，该相变存储器包括：上电极、下电极、位于上、下电极之间的相变材料层以及与所述相变材料层接触的保温层；所述相变材料层的厚度大于3nm，并且小于等于d，d为擦操作时在所述相变材料层底面从下电极边缘到非晶区域边缘的最小距离。本发明提出了最佳的相变材料层厚度，一方面能够有效的限制相变区域，保证器件操作时获得稳定的阈值电压，另一方面有效地控制热量分布，提高器件操作的热效率，降低器件功耗。

公开(公告)号：CN101789491B

公开(公告)日：2012-05-09

申请号：CN201010106878.5

申请日：2010-02-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 龚岳峰 ,  宋志棠 ,  凌云 ,  吕世龙 ,  刘燕 ,  李宜瑾

IPC: H01L45/00 ,  H01L21/822

Abstract: 本发明涉及相变存储单元结构，该结构包括一对共面的、分开的电极；以及所述共面的电极之间的相变材料层，该相变材料层两端分别与电极接触，形成接触部，所述相变材料层的中间部分的厚度大于接触部的厚度。采用本发明的相变存储器采用三维结构，外围电路全部埋置于相变存储阵列下面，使得外围电路面积不会影响整个芯片的面积，相变存储器阵列位于外围电路的上方，布满整个芯片，最大程度利用了芯片的面积，提高器件密度。器件结构采用横向结构，比起纵向结构，在实现同样的结构图形的情况下，简化工艺。器件中相变材料在电极处分布薄，在中心区域分布厚，可以保证电极和相变材料接触面积小的同时，进一步提高电流密度，降低功耗。

公开(公告)号：CN101866882B

公开(公告)日：2012-02-29

申请号：CN201010166065.5

申请日：2010-04-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 李宜瑾 ,  宋志棠 ,  凌云 ,  张超

IPC: H01L21/82 ,  H01L27/24

Abstract: 本发明微电子技术领域，公开了可抑制选通二极管之间串扰电流的相变存储器的制备方法，其主要特征在于，在P型半导体衬底上形成重掺杂的N型半导体，在重掺杂的N型半导体上方形成一个本征半导体；对本征半导体有间隔的进行刻蚀形成多个位线方向隔离沟槽，将本征半导体分割形成多个选通二极管，并且刻蚀的位线方向隔离沟槽深入到重掺杂的N型半导体字线以内，在所述的沟槽内形成绝缘介质层；设置多个相变存储单元分别位于P型半导体的上方，并且分别与多个位线相连。本发明还揭露了一种可抑制选通二极管之间串扰电流的相变存储器，完全与CMOS工艺兼容，具有简单易操作，易实现的特点，用于高密度相变存储器，可降低成本，提高存储单元的可靠性。

公开(公告)号：CN101789491A

公开(公告)日：2010-07-28

申请号：CN201010106878.5

申请日：2010-02-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 龚岳峰 ,  宋志棠 ,  凌云 ,  吕世龙 ,  刘燕 ,  李宜瑾

IPC: H01L45/00 ,  H01L21/822

Abstract: 本发明涉及相变存储单元结构，该结构包括一对共面的、分开的电极；以及所述共面的电极之间的相变材料层，该相变材料层两端分别与电极接触，形成接触部，所述相变材料层的中间部分的厚度大于接触部的厚度。采用本发明的相变存储器采用三维结构，外围电路全部埋置于相变存储阵列下面，使得外围电路面积不会影响整个芯片的面积，相变存储器阵列位于外围电路的上方，布满整个芯片，最大程度利用了芯片的面积，提高器件密度。器件结构采用横向结构，比起纵向结构，在实现同样的结构图形的情况下，简化工艺。器件中相变材料在电极处分布薄，在中心区域分布厚，可以保证电极和相变材料接触面积小的同时，进一步提高电流密度，降低功耗。