一种相变存储器器件单元及制备方法

    公开(公告)号:CN102237488A

    公开(公告)日:2011-11-09

    申请号:CN201010152455.7

    申请日:2010-04-20

    Abstract: 本发明涉及一种相变存储器的器件单元及其制备方法,该器件单元的加热电极材料为倒锥形,其底面面积小于顶面面积,且位于相变材料单元上方,并向下延伸与相变材料单元接触。本发明先制备好相变材料,然后采用先进半导体刻蚀技术制备出倒锥形的孔,填入加热电极材料并平坦化,使得相变区域发生在相变材料的上沿。由于采用先进的刻蚀技术,可以将倒锥形的孔下端的尺寸进一步缩小,减小加热电极材料与相变材料接触面积,从而达到降低器件单元操作电流、降低功耗和增加器件可靠性的目的。

    柱状相变材料纳米阵列及其制备方法

    公开(公告)号:CN101567421A

    公开(公告)日:2009-10-28

    申请号:CN200910052408.2

    申请日:2009-06-02

    Abstract: 本发明涉及一种柱状相变材料纳米阵列及其制备方法,可在亚微米CMOS标准工艺曝光技术基础上,通过利用反应离子刻蚀技术刻蚀修整光刻胶的方法,制备出柱状结构直径为50nm左右的柱状相变材料纳米阵列。本发明不仅避免了直接使用100nm以下曝光技术的困难,降低了制造成本,更重要的是降低了相变存储器的操作电流和功耗,为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础。本发明不仅适用于制备相变存储器的相变材料纳米阵列,同样适用于制备其他电子器件特别是纳电子器件所需的纳米尺度的材料薄膜,具有很大的应用价值。

    相变存储器加热电极的制备方法

    公开(公告)号:CN101567420A

    公开(公告)日:2009-10-28

    申请号:CN200910052407.8

    申请日:2009-06-02

    Abstract: 本发明涉及一种相变存储器加热电极的制备方法,首先利用CVD技术在衬底上依次沉积SiO2/S3N4/SiO2介质层,接着使用亚微米CMOS标准工艺曝光技术在顶层SiO2上制备出直径为150~300nm的孔洞。之后,沉积S3N4100~200nm并刻蚀,连同一开始沉积的S3N4刻穿,在孔洞中形成出50~150nm厚的S3N4侧墙。最后,将S3N4侧墙作为硬掩膜把底层SiO2刻蚀完,利用CVD技术填入W、TiN等电极材料,并进行化学机械抛光停在底层SiO2上,形成直径100nm以下的柱状加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难,降低了制造成本,更重要的是降低了相变存储器的操作电流和功耗。

    一种电阻转换存储器结构及其制造方法

    公开(公告)号:CN102148329B

    公开(公告)日:2013-11-27

    申请号:CN201110026033.X

    申请日:2011-01-24

    Abstract: 本发明揭示了一种电阻转换存储器结构及其制造方法,该电阻转换存储器结构,包括:多个选通单元和多个电阻转换存储单元;其中,每一个选通单元对应两个电阻转换存储单元;所述电阻转换存储单元包括上电极、下电极和夹在所述上、下电极之间的存储材料;所述存储材料与上、下电极的接触面积不等;所述下电极周围包覆有绝缘材料,下电极形成于该绝缘材料的夹缝中,其在垂直下电极表面方向的投影为条形,条形的长宽比大于3∶1;并且所述存储材料部分或者全部嵌在所述绝缘材料之中。本发明的存储器结构具有较高的密度、较低的功耗以及较为简单的工艺,因此在器件的性能和成本上都具有明显的优势。

    相变合金材料的无损刻蚀方法

    公开(公告)号:CN103094476A

    公开(公告)日:2013-05-08

    申请号:CN201310018505.6

    申请日:2013-01-18

    Abstract: 本发明提供一种相变合金材料的无损刻蚀方法,包括如下步骤:提供一半导体衬底;在该半导体衬底上形成相变合金材料层;在所述相变合金材料层的上表面形成刻蚀阻挡层;图形化所述刻蚀阻挡层,以使预设部分的相变合金材料层的表面暴露出来;使暴露出来的相变合金材料层的表面浸没于含有溴化氢与氦气的刻蚀气体中;将所述刻蚀气体激发成等离子体以刻蚀暴露出来的相变合金材料层至所述半导体衬底上。本发明的优点在于,采用了溴化氢的刻蚀气体,可以减少刻蚀过程中的侧向腐蚀,氦气作为惰性气体,可以避免引入氧气或氮气而导致的材料表面性能改变,从而获得清洁、平整、陡直且无侧壁损伤的相变合金材料图形。

    相变存储器的选通二极管阵列及其制备方法

    公开(公告)号:CN102623484B

    公开(公告)日:2014-09-17

    申请号:CN201110033252.0

    申请日:2011-01-30

    Abstract: 一种相变存储器的选通二极管阵列及其制备方法,所述制备方法包括:在P型半导体衬底表面进行离子注入,退火生成重掺杂的N型半导体层;在重掺杂的N型半导体层的表面进行外延生长,形成本征半导体层;进行刻蚀工艺以形成用于隔离字线的第一沟槽;在第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层;再进行刻蚀工艺以形成第二沟槽;在第二沟槽内进行沉积以形成第二隔离层;在本征半导体层内进行离子注入以形成选通二极管;字线的宽度至少为选通二极管的宽度的一倍以上;形成位于字线之上的字线引出电极。相较于现有技术,本发明可以提高选通二极管驱动电流以及降低串扰电流,确保存储器读写操作的一致性和稳定性。

Patent Agency Ranking