-
公开(公告)号：CN111294040B
公开(公告)日：2024-02-02
申请号：CN202010084822.8
申请日：2020-02-10
Applicant: 上海交通大学
IPC: H03K19/003
Abstract: 一种基于静态电路的可重构逻辑单元，包括控制晶体管、逻辑晶体管，所述的控制晶体管的栅极为控制信号的输入端，可以通过调整控制信号，改变不同控制晶体管的通断状态，从而改变上拉网络或下拉网络的拓扑结构，以实现不同逻辑功能，逻辑晶体管的栅极为数据的输入端，在不同的逻辑功能下，输入信号保持不变，最大程度上减小了该逻辑单元的控制复杂度。通过本发明，可以通过对该单元输入特定的控制信号，实现不同的逻辑功能选择，实现硬件资源在时间上的复用，从而增加硬件的利用效率，减少硬件开销。
-
公开(公告)号：CN113824316B
公开(公告)日：2023-11-03
申请号：CN202111248253.7
申请日：2021-10-26
Applicant: 上海交通大学
IPC: H02M3/07
Abstract: 本发明属于集成电路设计的技术领域，公开了一种基于数字反相器的可综合电荷泵电路，其特征在于：包括依次串联在一起的多个电荷泵单元，其第一个电荷泵单元作为可综合电荷泵电路结构的输入端，最后一个电荷泵单元作为可综合电荷泵电路结构的输出端，后一个电荷泵单元以前一个电荷泵单元的输出电压为基础进行增压输出，每个电荷泵单元均包括多个储能电容和反相器，并且还连接相位相反的两个时序信号。本发明的电路可完全由硬件描述语言进行描述，并可使用EDA软件进行电路版图的自动生成，有利于降低电路的设计时间、增加电路的可移植性。
-
公开(公告)号：CN111130477B
公开(公告)日：2023-04-25
申请号：CN201911241920.1
申请日：2019-12-06
Applicant: 上海交通大学
IPC: H03G3/30
Abstract: 一种电平触发型的自动调节增益放大电路，包括可编程增益放大器和自动增益控制电路，所述自动增益控制电路包括比较器和数字逻辑电路，所述比较器，用于判定信号大小是否超过预设电平，输出的数字信号用来决定可编程增益放大器的增益。本发明采用全新设计的前馈控制模式自动增益控制电路，基于电平触发动作原理，避免了峰值检测电路的使用，降低了整个电路的静态功耗，能实现较快的增益调节响应，同时本发明无需峰值检测电路，降低了整个电路的静态功耗，具有功耗低、结构简单、可控性强等优点。
-
公开(公告)号：CN114826171A
公开(公告)日：2022-07-29
申请号：CN202210596536.9
申请日：2022-05-16
Applicant: 上海交通大学
Abstract: 一种用于便携式健康监测装置的模拟前端电路，其特征在于，包括电容耦合仪表放大器、增益可编程放大器和带通滤波器。采用由第一缓冲器和第二斩波开关组成的预充电环路，第一可调电容、第二可调电容与第三斩波开关组成了正反馈环路，两者都作为阻抗增强同时工作在电路中极大地提高输入阻抗。利用自校准模块防止阻抗提高可能引起的电路震荡问题；同时，使用相同的校准逻辑，对可编程增益放大器的增益进行校准，提升模拟前端电路的增益精度。
-
-
Patent Agency Ranking
公开(公告)号：CN113595550A
公开(公告)日：2021-11-02
申请号：CN202110790055.7
申请日：2021-07-13
Applicant: 上海交通大学
Abstract: 本发明属于数模转换的技术领域，公开了一种含数字校准的逐次逼近模数转换器，其特征在于：包括比较器，所述比较器的正端与分段式DAC的输出端连接，负端通过采样/保持电路与模拟输入量连接，输出端与逐次逼近电路、数字校准电路的输入端连接，所述逐次逼近电路的输出端与数字校准电路连接的输入端连接，还与数字校准电路的输出端一起与加法器连接，所述加法器的输出即为逐次逼近模数转换器的数字输出量，所述数字校准电路用于将比较器M次触发结果中出现1的K次结果映射到一个电压余量的概率估计模型中，输出数字校准码，基于概率估计模型所得到的电压余量函数为其中，G和B为常数，M为比较次数，D[N]i为每次比较器的输出结果。
-
公开(公告)号：CN111134674B
公开(公告)日：2021-10-08
申请号：CN201911075781.X
申请日：2019-11-06
IPC: A61B5/0536 , A61B5/085 , H04N19/42
Abstract: 一种基于频分复用数据压缩技术的生物电阻抗断层成像系统，系统包括：电极、连接线、电阻抗断层成像芯片、通用串行总线和计算机。本发明通过频分复用技术的巧妙应用实现了所述的的电阻抗断层成像系统，具有功耗低、硬件开销小等优势。其中基于频分复用技术的13通道电阻抗断层成像芯片的架构，已经实现CMOS0.13微米工艺的流片验证，芯片每通道功耗为118微瓦，每通道面积为0.87平方毫米，本发明可以迁移到电阻抗成像的其他应用中去。
-
公开(公告)号：CN111294051A
公开(公告)日：2020-06-16
申请号：CN202010098833.1
申请日：2020-02-18
Applicant: 上海交通大学
IPC: H03M1/38
Abstract: 本发明涉及一种基于逐次逼近型模数转换器的自动调节增益放大电路，包括可编程增益放大器和前馈线路上的自动增益控制电路，输入信号经过上述自动调节增益放大电路处理后得到输出信号；上述自动增益控制电路由逐次逼近型模数转换器和数字逻辑电路串联而成；上述逐次逼近型模数转换器用于对输入信号进行采样、量化、编码输出数字信号；上述数字逻辑电路将上述逐次逼近型模数转换器输出的数字信号转化为N位输出增益控制信号S 、S 、……、S 控制上述可编程增益放大器的增益。有益效果是功耗低、速度快、通用性强。
-
公开(公告)号：CN111294040A
公开(公告)日：2020-06-16
申请号：CN202010084822.8
申请日：2020-02-10
Applicant: 上海交通大学
IPC: H03K19/003
Abstract: 一种基于静态电路的可重构逻辑单元，包括控制晶体管、逻辑晶体管，所述的控制晶体管的栅极为控制信号的输入端，可以通过调整控制信号，改变不同控制晶体管的通断状态，从而改变上拉网络或下拉网络的拓扑结构，以实现不同逻辑功能，逻辑晶体管的栅极为数据的输入端，在不同的逻辑功能下，输入信号保持不变，最大程度上减小了该逻辑单元的控制复杂度。通过本发明，可以通过对该单元输入特定的控制信号，实现不同的逻辑功能选择，实现硬件资源在时间上的复用，从而增加硬件的利用效率，减少硬件开销。
-
公开(公告)号：CN109450408A
公开(公告)日：2019-03-08
申请号：CN201811273331.7
申请日：2018-10-30
Applicant: 上海交通大学
CPC classification number: H03K3/013 , H03K3/0315
Abstract: 本发明公开了一种基于CMOS工艺的适用于高FoM值GHz环形振荡器的组合边沿注入器。本发明中，通过新型自由运行边沿发生器和与其配套设计的新型单端环形振荡器实现基于边沿注入的相位锁定技术。在环形振荡器上实现边沿注入机制的控制电平由所述自由运行边沿发生器所输出。所述边沿发生器电路除了接收参考信号外，不受任何时钟、使能信号等严格的时序控制约束，有效地降低了系统的复杂度。通过注入锁定原理，在控制信号的作用下，本发明具有功耗低、FoM值相对较高、相位噪声低、谐波抑制能力好、调谐范围较广等优点。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.022 seconds)
