晶圆级三维异质集成器件的多层制备方法及系统

    公开(公告)号:CN111613539A

    公开(公告)日:2020-09-01

    申请号:CN202010443284.7

    申请日:2020-05-22

    Abstract: 本发明提供了一种晶圆级三维异质集成器件的多层制备方法及系统,针对长周期多层介质工艺流程中多次光刻显影金属层氧化剥离,以及长时间电镀导致的介质脱落等现象,提出在衬底金属层之上先旋涂一层较薄的电介质作为保护层,工艺流程到金属顶层再将保护层选择性刻蚀至贯通,溅射电镀金属与底层金属互联;针对制作微小图形光刻显影不彻底导致图形不准的情况,提出在光敏电介质光刻显影图形后,旋涂一层与电介质同性的光刻胶光刻显影(与介质层图形相同),采用等离子体刻蚀的方法将不准的图形边缘刻蚀去除。本发明有效解决了基于光敏电介质的晶圆级多层三维封装工艺中电介质脱胶和图形精度不高的问题。

    一种测量叶片花青素含量的方法

    公开(公告)号:CN106124506A

    公开(公告)日:2016-11-16

    申请号:CN201610430577.5

    申请日:2016-06-16

    CPC classification number: G01N21/84 G01N2021/8466

    Abstract: 本发明提供了一种测量叶片花青素含量的方法,所述方法包括如下步骤:1)建立叶片图像参数与叶片花青素含量的关系模型Y=f(X),其中,Y代表叶片花青素含量,X代表叶片的选定区域的蓝色值与绿色值的比值;2)测量待测叶片的X值,通过Y=f(X)计算待测叶片的花青素含量。本发明提供的测量叶片花青素含量的方法可以方便地和非破坏性地测量叶片花青素含量。

    晶圆级三维异质集成器件的多层制备方法及系统

    公开(公告)号:CN111613539B

    公开(公告)日:2024-02-06

    申请号:CN202010443284.7

    申请日:2020-05-22

    Abstract: 本发明提供了一种晶圆级三维异质集成器件的多层制备方法及系统,针对长周期多层介质工艺流程中多次光刻显影金属层氧化剥离,以及长时间电镀导致的介质脱落等现象,提出在衬底金属层之上先旋涂一层较薄的电介质作为保护层,工艺流程到金属顶层再将保护层选择性刻蚀至贯通,溅射电镀金属与底层金属互联;针对制作微小图形光刻显影不彻底导致图形不准的情况,提出在光敏电介质光刻显影图形后,旋涂一层与电介质同性的光刻胶光刻显影(与介质层图形相同),采用等离子体刻蚀的方法将不准的图形边缘刻蚀去除。本发明有效解决了基于光敏电介质的晶圆级多层三维封装工艺中电介质脱胶和图形精度不高的问题。

Patent Agency Ranking