公开(公告)号：CN101442073A

公开(公告)日：2009-05-27

申请号：CN200710306670.6

申请日：2007-11-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 菊地修一 ,  中谷清史 ,  田中秀治

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 一种在含有DMOS晶体管的半导体器件中，减小芯片面积且导通电阻低、电流驱动能力高的DMOS晶体管。在N型外延层(2)的表面上形成相反导电类型(P型)的P+W层(4)，在该P+W层(4)内形成DMOS晶体管(50)。用P+W层(4)使外延层(2)与漏极区域绝缘。由此，就能够在用绝缘分离层(15)包围的一个区域内混载DMOS晶体管和其它的器件元件。此外，在栅极(6)下方的P+W层(4)的表面区域中形成N型FN层(20)。形成与栅极(6)的漏极层(12)侧的端部相邻接的N+D层(23)。此外，在漏极层(12)的接触区域的下方，形成比漏极层(12)更深的P型杂质层(P+D层(22)、FP层(24))。