公开(公告)号：CN100550195C

公开(公告)日：2009-10-14

申请号：CN200610051303.1

申请日：2006-01-05

Applicant: 三星电子株式会社

Inventor： 张寿凤 ,  金致旭

IPC: G11C11/401 ,  G11C11/4074 ,  G11C7/00 ,  H02M3/04

CPC classification number: G11C5/145 ,  G11C11/406 ,  G11C11/4074 ,  G11C2211/4065

Abstract: 在半导体存储器件的提升电压产生电路中，有源突跳器驱动信号产生电路响应行激活命令产生具有第一脉冲持续时间的有源突跳器驱动信号并响应刷新命令产生具有第二脉冲持续时间的有源突跳器驱动信号。有源突跳器电路响应有源突跳器驱动信号来产生提升电压。第二脉冲持续时间可以大于第一脉冲持续时间，从而可以改善刷新操作中提升电压的泵激效率。

公开(公告)号：CN100474434C

公开(公告)日：2009-04-01

申请号：CN200410079457.2

申请日：2004-06-04

Applicant: 三星电子株式会社

Inventor： 李载雄 ,  金致旭 ,  姜尚锡

IPC: G11C7/00 ,  G11C7/10 ,  G11C7/24

CPC classification number: G11C29/12015 ,  G11C7/1051 ,  G11C7/22 ,  G11C29/14

Abstract: 本发明提供了一种可以并行地对多个DDR SDRAM装置进行测试的集成电路装置，包括：存储器单元阵列，被配置为以第一数据率并行输出多个数据位；以及输出电路，在正常模式操作中，以第一数据率向外部终端依次输出多个数据位，而在测试操作模式中，以低于第一数据率的第二数据率向外部终端依次输出多个数据位。

公开(公告)号：CN100424877C

公开(公告)日：2008-10-08

申请号：CN200510081784.6

申请日：2005-06-03

Applicant: 三星电子株式会社

Inventor： 李在永 ,  权赫准 ,  金致旭 ,  金成勋 ,  朴润植

IPC: H01L27/108 ,  H01L21/8242 ,  H01L21/768

Abstract: 本发明涉及一种使用例如同步动态随机存取存储器(SDRAM)电路的方法和利用该方法形成的器件。在一个所描述的实施例中，在SDRAM的存储阵列部件的上方淀积并依次构图三层金属层。相对较宽的电源导线被布设于第三金属层上，使得第一和第二金属层上的电源导线在尺寸上缩短或者在一些情况下可以去除。所述相对较宽的电源导线因而能够为存储阵列提供更稳定的供电，并且也能在第一和/或第二金属上空出一部分空间以用于布设附加的和/或占用更宽空间的信号线。还描述和要求了其它的实施例。

公开(公告)号：CN1710665A

公开(公告)日：2005-12-21

申请号：CN200410098352.1

申请日：2004-12-08

Applicant: 三星电子株式会社

Inventor： 崔炯讚 ,  金致旭 ,  郑秉勋

IPC: G11C11/407 ,  H01L23/58 ,  H03H11/00

CPC classification number: G11C5/147 ,  G11C5/14

Abstract: 至少一个共用电容器的去耦电容被分布在多个电压源之间，用于增强半导体器件的性能并且具有半导体器件的最小面积。这样的电压源的高节点和低节点的每个包括至少两个相异的节点，用于降低在电压源的噪音。本发明以特别的优点被应用来根据半导体器件的位结构而将可变数量的共用电容器耦接到数据充电电压源。