公开(公告)号：CN116137166A

公开(公告)日：2023-05-19

申请号：CN202211363924.9

申请日：2022-11-02

Applicant: 三星电子株式会社

Inventor： 金熙重 ,  金浩渊 ,  柳廷旻 ,  赵诚珍

IPC: G11C11/406 ,  G11C11/408

Abstract: 提供存储器件、具有其的存储器系统及其操作方法。该存储器件包括：存储单元阵列，所述存储单元阵列包括连接到多条字线和多条位线的多个存储单元；目标行刷新逻辑电路，所述目标行刷新逻辑电路被配置为：基于多个目标行地址的受害点值从所述多个目标行地址中选择目标行地址作为刷新行地址，以及对所述多个存储单元中的第一存储单元执行刷新操作，所述第一存储单元与所述多条字线中的由刷新行地址指示的字线连接；受害点表，所述受害点表被配置为存储所述多个目标行地址的所述受害点值；以及受害点累加器，所述受害点累加器被配置为：从外部设备接收第一行地址，以及每单位时间段累加与所述第一行地址相对应的至少一个目标行地址的第一受害点值。

公开(公告)号：CN116107798A

公开(公告)日：2023-05-12

申请号：CN202211393645.7

申请日：2022-11-08

Applicant: 三星电子株式会社

Inventor： 林秀熏 ,  李起准 ,  李明奎 ,  权银喆 ,  金浩渊 ,  李钟旻

IPC: G06F11/10 ,  G11C29/42

Abstract: 一种存储器控制器包括纠错码(ECC)引擎和错误管理电路。ECC引擎被配置为：在读取操作期间，对所读取的码字集执行ECC解码，以生成与在所读取的码字集中所包括的用户数据集中的可纠正错误相关联的第一校验子和第二校验子；基于第一校验子和第二校验子来纠正可纠正错误；以及将第二校验子提供给错误管理电路。错误管理电路被配置为：累积与多个可纠正错误相关联的并且通过多个读取操作获得的第二校验子作为多个第二校验子，存储多个第二校验子，将多个第二校验子与错误模式集进行比较，以及基于比较来预测不可纠正错误的发生。

公开(公告)号：CN116089943A

公开(公告)日：2023-05-09

申请号：CN202211378100.9

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 金浩渊

IPC: G06F21/56 ,  G06F21/79 ,  G06N3/0464 ,  G06N20/00

Abstract: 公开了一种控制半导体存储器装置的存储器控制器、一种半导体存储器装置和一种存储器系统。该存储器控制器包括访问模式分析器、行锤击预测神经网络和存储器接口。访问模式分析器基于行访问模式来生成访问模式分析，该行访问模式与在刷新间隔之后的参考时间间隔期间对半导体存储器装置的多个存储器单元行的一部分的访问相关联，在该刷新间隔期间存储器单元行被刷新。行锤击预测神经网络基于访问模式分析预测发生行锤击的概率。响应于概率等于或大于参考值，行锤击预测神经网络生成锤击地址、指示行锤击发生的警报信号、以及弃置行列表。存储器接口将锤击地址、弃置行列表和警报信号发送到半导体存储器装置。

公开(公告)号：CN115910146A

公开(公告)日：2023-04-04

申请号：CN202210876120.2

申请日：2022-07-25

Applicant: 三星电子株式会社

Inventor： 柳廷旻 ,  宋元亨 ,  金浩渊

IPC: G11C11/4076 ,  G11C11/4091

Abstract: 提供存储器装置和存储器装置的操作方法。所述存储器装置包括：存储器单元阵列，包括存储器单元行；以及控制逻辑电路，用于响应于激活命令、写入命令、读取命令或预充电命令而对存储器单元行执行行操作、写入操作、读取操作或预充电操作，其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过改变预充电操作时间点来调整激活操作与预充电操作之间的预充电准备时间。

公开(公告)号：CN115705862A

公开(公告)日：2023-02-17

申请号：CN202210774386.6

申请日：2022-07-01

Applicant: 三星电子株式会社

Inventor： 柳廷旻 ,  金浩渊 ,  宋元亨 ,  金熙重

IPC: G11C7/10 ,  G11C8/08 ,  G11C8/14

Abstract: 提供了一种存储器件和存储器系统。所述存储器件包括：存储单元，所述存储单元连接到第一字线，其中，所述存储单元包括存储数据的数据区域以及备份所述第一字线被激活的次数的计数值备份区域；计数表，所述计数表用于存储对应于所述第一字线的第一行地址以及存储第一计数值，所述第一计数值作为所述第一字线被激活的次数的计数结果；比较器，所述比较器被配置为：将所述第一计数值与存储在所述计数值备份区域中的第一备份计数值进行比较；以及当所述第一计数值大于所述第一备份计数值时，将所述第一计数值备份在所述计数值备份区域中；或者当所述第一备份计数值大于所述第一计数值时，将所述第一备份计数值覆写到所述计数表中。

公开(公告)号：CN114443345A

公开(公告)日：2022-05-06

申请号：CN202110892968.X

申请日：2021-08-04

Applicant: 三星电子株式会社

Inventor： 金成来 ,  李起准 ,  李明奎 ,  金浩渊 ,  林秀熏 ,  赵诚慧

IPC: G06F11/10 ,  G11C29/42 ,  G11C11/4078

Abstract: 一种半导体存储器件包括存储单元阵列、纠错码(ECC)引擎电路、行故障检测器电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述控制逻辑电路控制所述ECC引擎电路以对每个所述存储单元行执行多次错误检测操作。所述控制逻辑电路控制所述行故障检测器电路使其通过累积多个缺陷存储单元行中的各个缺陷存储单元行的错误参数，来存储与在其中的每一者中检测到至少一个错误的多个码字中的每个码字相关联的所述错误参数。所述行故障检测器电路基于所述错误参数的改变次数，判定在所述多个缺陷存储单元行中的每个缺陷存储单元行中是否发生行故障。