-
公开(公告)号：CN115810631A
公开(公告)日：2023-03-17
申请号：CN202210722726.0
申请日：2022-06-20
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种半导体装置和制造半导体装置的方法。该半导体装置包括：有源图案，在基底上；源极/漏极图案，在有源图案上；栅电极，在连接到源极/漏极图案的沟道图案上；有源接触件，在源极/漏极图案上；第一下互连线，在有源接触件上；第二下互连线，在栅电极上；第一间隔件，在栅电极与有源接触件之间；以及第二间隔件，与第一间隔件分隔开，并且栅电极或有源接触件置于其间。栅电极包括电极主体部和从其顶表面突出且接触第二下互连线的电极突出部。有源接触件包括接触件主体部和从其顶表面突出且接触第一下互连线的接触件突出部。第一间隔件的顶表面比第二间隔件的顶表面高。
-
公开(公告)号：CN119008628A
公开(公告)日：2024-11-22
申请号：CN202410616330.7
申请日：2024-05-17
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置包括：有源图案，其在第一方向上在衬底上延伸；第一沟道结构至第四沟道结构，其在有源图案的一个区上按次序堆叠；第一栅极结构至第四栅极结构，其分别跨过第一沟道结构至第四沟道结构，并且在第二方向上延伸；第一源极/漏极图案至第四源极/漏极图案，其分别连接至第一沟道结构至第四沟道结构的两端；多个上接触穿通件，其将多条上布线中的每一条电连接至第一源极/漏极图案至第四源极/漏极图案中的至少一个；多条下布线，其设置在衬底的下表面上；以及多个下接触穿通件，其穿过衬底并且将所述多条下布线中的每一条电连接至第一源极/漏极图案至第四源极/漏极图案中的至少一个。
-
公开(公告)号：CN118618773A
公开(公告)日：2024-09-10
申请号：CN202410174334.4
申请日：2024-02-07
Abstract: 提供了传送机器人以及包括传送机器人的堆垛机系统。所述堆垛机系统包括：堆垛机设备；传送机器人，所述传送机器人包括感测模块和机械臂；所述堆垛机设备的人工口；以及控制器，所述控制器与所述传送机器人通信，其中，所述控制器与所述感测模块通信，以确定容器通过所述机械臂在所述堆垛机设备的所述人工口与所述传送机器人之间可传送。
-
公开(公告)号：CN117012824A
公开(公告)日：2023-11-07
申请号：CN202310095842.9
申请日：2023-01-30
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 公开了三维半导体器件及其制造方法。该三维半导体器件包括：第一有源区，在衬底上，并包括下沟道图案和连接到下沟道图案的下源极/漏极图案；第二有源区，在第一有源区上方，并包括上沟道图案和连接到上沟道图案的上源极/漏极图案；至少一个栅电极，在下沟道图案和上沟道图案上；第一有源接触部，电连接到下源极/漏极图案；以及第二有源接触部，电连接到上源极/漏极图案。下源极/漏极图案的在竖直方向上的第一中心线和上源极/漏极图案的在竖直方向上的第二中心线在垂直于竖直方向的第一方向上彼此偏移。第一有源接触部和第二有源接触部在第一方向上彼此间隔开。
-
公开(公告)号：CN116719206A
公开(公告)日：2023-09-08
申请号：CN202310134128.6
申请日：2023-02-09
Applicant: 三星电子株式会社
IPC: G03F1/36
Abstract: 本发明构思提供了一种基于深度学习的光学邻近校正(OPC)图案的拐角倒圆方法，通过该方法可以确保图案化的可靠性，以及一种包括该拐角倒圆方法的OPC方法和掩模制造方法。该基于深度学习的OPC图案的拐角倒圆方法包括：获得晶片上的光阻(PR)图案或蚀刻图案的轮廓；获得与轮廓相对应的PR图案或蚀刻图案的正方形布局；利用正方形布局和轮廓通过深度学习生成变换模型；以及通过使用变换模型获得关于正方形布局目标的倒圆布局目标。
-
Patent Agency Ranking
公开(公告)号：CN116417412A
公开(公告)日：2023-07-11
申请号：CN202211614835.7
申请日：2022-12-14
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/48 , H01L23/50 , H01L23/488 , H01L21/60
Abstract: 提供了一种半导体封装件。所述半导体封装件包括第一半导体芯片，第一半导体芯片包括：第一接合结构；第一前端层级层，包括第一集成电路装置；第一子后端层级层，包括多个第一金属布线层；输入输出装置层级层，包括二维输入输出装置；以及第二子后端层级层，包括电连接到第一集成电路装置和二维输入输出装置的多个第二金属布线层。所述半导体封装件还包括第二半导体芯片，第二半导体芯片包括：第二接合结构，接合到第一接合结构；第二前端层级层，包括第二集成电路装置；以及第二后端层级层，包括电连接到第二集成电路装置的多个第三金属布线层。
-
公开(公告)号：CN116156898A
公开(公告)日：2023-05-23
申请号：CN202211345568.8
申请日：2022-10-31
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器设备。半导体存储器设备可以包括磁隧道结图案、与磁隧道结图案的第一部分接触的自旋轨道矩(SOT)图案、电连接到磁隧道结图案的第二部分且被配置为通过第一字线控制的第一晶体管、以及电连接到自旋轨道矩图案的第一端并且被配置为通过第二字线控制的第二晶体管。第一晶体管的有效沟道宽度可以不同于第二晶体管的有效沟道宽度。
-
公开(公告)号：CN115939140A
公开(公告)日：2023-04-07
申请号：CN202211195925.7
申请日：2022-09-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置，所述半导体装置包括：基底，包括在第一方向上延伸的有源区；栅电极，在第二方向上延伸，与有源区交叉；源区/漏区，设置在有源区凹陷的区域中；掩埋互连线，设置在基底中；第一下接触插塞，穿透基底的一部分，并且将源区/漏区中的至少一个与掩埋互连线中的至少一条连接；第二下接触插塞，穿透基底的一部分，并且将栅电极中的至少一个与掩埋互连线中的至少一条连接；以及上接触插塞，连接到源区/漏区的一部分和栅电极的一部分，其中，第一下接触插塞和第二下接触插塞的上表面设置在比栅电极的上表面的水平低的水平上。
-
公开(公告)号：CN115835621A
公开(公告)日：2023-03-21
申请号：CN202211055693.5
申请日：2022-08-31
Applicant: 三星电子株式会社
IPC: H10B10/00 , H01L27/06 , H01L27/088
Abstract: 本发明公开了一种包括具有最小化的平面面积和简单布线连接结构的三维结构的(3DS)场效应晶体管(FET)的静态随机存取存储器(SRAM)器件，其包括：半导体衬底；第一鳍有源区，在半导体衬底上在第一方向上延伸；第二鳍有源区，在半导体衬底上在第一方向上延伸并在垂直于第一方向的第二方向上与第一鳍有源区分开；以及四个栅极，在第二方向上延伸并与第一鳍有源区或第二鳍有源区的部分交叉。第一鳍有源区和第二鳍有源区中的每个包括其中仅布置下层的第一区和其中上层布置在下层上的第二区。
-
公开(公告)号：CN117096176A
公开(公告)日：2023-11-21
申请号：CN202310554696.1
申请日：2023-05-17
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/24 , H01L29/417 , H01L29/423 , H01L29/772 , H01L29/78 , H01L25/07 , H01L27/085 , H01L27/088 , H01L23/538 , H10B12/00
Abstract: 半导体装置包括：衬底；位于衬底上的二维材料层，二维材料层在第一方向上延伸；在与第一方向相交的第二方向上延伸的栅极结构，栅极结构位于二维材料层上；以及位于衬底上的源极/漏极接触件。源极/漏极接触件围绕二维材料层的每个相对端，源极/漏极接触件包括与二维材料层的每个相对端接触的第一部分，源极/漏极接触件包括位于第一部分上的第二部分，并且第二部分具有大于第一部分的高宽比的高宽比。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.033 seconds)
