-
公开(公告)号：CN111415991B
公开(公告)日：2025-02-07
申请号：CN202010016458.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。
-
公开(公告)号：CN111415990B
公开(公告)日：2025-01-14
申请号：CN202010014972.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。
-
公开(公告)号：CN117276322A
公开(公告)日：2023-12-22
申请号：CN202310677619.5
申请日：2023-06-08
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78
Abstract: 一种具有改进的性能和可靠性的半导体器件。半导体器件可以包括在第一方向上延伸的下部图案以及在垂直于第一方向的第二方向上与下部图案间隔开的多个片状图案。多个栅极结构可以在下部图案上并且在第一方向上间隔开，源极/漏极图案可以包括半导体衬垫膜和在半导体衬垫膜上的半导体填充膜。由半导体衬垫膜的内表面限定的衬垫凹陷可以包括多个宽度延伸区域，并且随着在第二方向上距下部图案的上表面的距离增大，每个宽度延伸区域在第一方向上的宽度可以增大然后减小。
-
公开(公告)号：CN114725216A
公开(公告)日：2022-07-08
申请号：CN202111544172.1
申请日：2021-12-16
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：有源区，所述有源区在衬底上沿第一方向延伸；多个沟道层，所述多个沟道层在所述有源区上彼此垂直间隔开，并且包括半导体材料；栅极结构，所述栅极结构在所述衬底上沿第二方向延伸；和源极/漏极区，所述源极/漏极区在所述栅极结构的至少一侧设置所述有源区上。所述栅极结构与所述有源区和所述多个沟道层相交，并且围绕所述多个沟道层。所述源极/漏极区接触所述多个沟道层，并且包括第一杂质。在所述多个沟道层的至少一个沟道层中，与所述有源区相邻的下部区域包括第一浓度的所述第一杂质和第二杂质，并且上部区域包括低于所述第一浓度的第二浓度的所述第一杂质和所述第二杂质。
-
公开(公告)号：CN107039507B
公开(公告)日：2021-07-13
申请号：CN201611034830.1
申请日：2016-11-18
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
Abstract: 一种半导体器件可以包括第一有源鳍、多个第二有源鳍、第一源/漏极层结构以及第二源/漏极层结构。第一有源鳍可以在基板的第一区域上。第二有源鳍可以在基板的第二区域上。第一栅结构和第二栅结构可以分别在第一有源鳍和第二有源鳍上。第一源/漏极层结构可以在第一有源鳍的与第一栅结构相邻的部分上。第二源/漏极层结构可以共同地接触第二有源鳍的邻近于第二栅结构的上表面，第二源/漏极层结构的顶表面可以比第一源/漏极层状结构的顶表面到基板的表面更远离基板的表面。
-
Patent Agency Ranking
公开(公告)号：CN112002758A
公开(公告)日：2020-11-27
申请号：CN202010401894.0
申请日：2020-05-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/08 , H01L21/336
Abstract: 一种半导体器件包括：在衬底上在第一方向上延伸的有源区，该有源区具有上表面和侧壁；多个沟道层，其在有源区上方以彼此竖直间隔开；栅电极，其在第二方向上延伸以与有源区交叉并部分地围绕所述多个沟道层；以及源极/漏极区，其在有源区上在栅电极的至少一侧并与所述多个沟道层接触，并且从有源区的侧壁延伸，并且在与所述多个沟道层当中与有源区相邻的最下沟道层相邻的第一区域中在第二方向上具有大宽度。
-
公开(公告)号：CN112002757A
公开(公告)日：2020-11-27
申请号：CN202010272045.X
申请日：2020-04-08
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。半导体器件可以包括半导体图案、栅结构、第一间隔物、第一半导体层和第二半导体层。半导体图案可以形成在衬底上，并且可以在与衬底的上表面垂直的竖直方向上彼此间隔开，并可以在竖直方向上重叠。栅结构可以形成在衬底和半导体图案上。栅结构的至少一部分可以在竖直方向上形成在半导体图案之间。第一间隔物可以覆盖栅结构的相对侧壁，所述侧壁在第一方向上彼此相对。第一半导体层可以覆盖半导体图案在第一方向上的侧壁以及第一间隔物和衬底的表面。第一半导体层可以具有第一杂质浓度。第二半导体层可以形成在第一半导体层上，并且可以具有高于第一杂质浓度的第二杂质浓度。该半导体器件可以具有良好的特性和高可靠性。
-
公开(公告)号：CN111192923A
公开(公告)日：2020-05-22
申请号：CN201910489544.1
申请日：2019-06-06
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/08 , H01L21/336
Abstract: 提供了一种半导体器件，该半导体器件包括：有源区，限定在基底中；至少一个沟道层，在有源区上；栅电极，与有源区交叉，在有源区上，并围绕所述至少一个沟道层；以及成对的源极/漏极区，与栅电极的两侧相邻，在有源区上，并与所述至少一个沟道层接触，其中，成对的源极/漏极区包括选择性外延生长(SEG)层，以及成对的源极/漏极区中的每个在第一方向上的最大宽度是有源区在第一方向上的宽度的1.3倍或者更小。
-
公开(公告)号：CN104347425B
公开(公告)日：2019-04-05
申请号：CN201410378435.X
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L27/11
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
公开(公告)号：CN104347425A
公开(公告)日：2015-02-11
申请号：CN201410378435.X
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L27/11
CPC classification number: H01L29/785 , H01L21/823431 , H01L27/0886 , H01L27/1211 , H01L29/0847 , H01L29/66545 , H01L29/66795 , H01L29/6681
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.029 seconds)
